金属半导体接触理论

1、金屬_半導體接觸理論1-1何謂場效電晶體FET電晶體的分類，主要可分為雙極性接面電晶體與場效應電晶體兩大類，一般場效電晶體(Field Effect Transistor，FET)和雙極電晶體一樣，都具有三隻接腳，不過工作原理卻完全不同。FET的控制接腳稱為閘極(gate，簡稱G極)，主要是靠電壓大小來控制FET的另兩隻接腳源極(source，簡稱S極)與汲極(drain，簡稱D極)之間的電流大小。不過半導體中的電流可以是電子流或電洞流，利用電子流來工作的稱為N通道場效電晶體(n-channel FET)，利用電洞流來工作的稱為P通道場效電晶體(p-channel FET)。N通道FET的源極

2、提供電子，經過N型通道，到達汲極，電流方向是由汲極流向源極；P通道FET的源極則提供電洞，經過P型通道，到達汲極，電流方向是由源極流向汲極。通道的特性和其附近的電場有關，該電場可由閘極的電位來控制，故此類電晶體稱為場效電晶體。與雙極性接面電晶體利用基極B之電流來控制集極C與射極E之間的電流大小類似，但控制的方法卻不同。雙極性接面電晶體是利用電流來控制電流，而場效電晶體卻是利用電壓來控制電流，兩者有很大區別，由於FET工作時只利用到多數載子，和少數載子的特性無關，故均屬於單載子元件(unipolar devices)。FET的種類除了依導通用的載體種類來分外，還可依照閘極的結構來分。FET閘極結

3、構有很多種類，這裡介紹兩種最常見的，一是逆向偏壓的PN接面，稱為接面場效電晶體(junction field effect transistor，簡稱JFET)，另一種是閘極金屬、絕緣氧化物和半導體形成類似電容的結構，稱為金屬氧化物半導體場效應電晶體(金氧半場效電晶體metal-oxide-semiconductor field effect transistor，簡稱MOSFET)。1-2場效電晶體的物理結構與特性1-2-1接面型場效應電晶體JFET之構造與特性在此以N通道JFET為例來做說明，如圖(1)為一個N通道JFET的結構示意圖，源極與汲極以N型半導體通道連結，閘極則是P+(高摻雜濃

4、度)型半導體，再藉由歐姆接點接腳連到外部電路。改變閘極的偏壓VG（圖中兩個閘極連結到同一電位）可以調整空乏區的寬度(假設源極的電壓設在0V(接地)，因而N型半導體通道的厚度 t 會改變，源極與汲極間的電阻 （是N型半導體的電阻率，W是通道寬度，L是通道長度）也跟者改變。閘極的逆向偏壓愈大(電壓負得越大)，PN接面的空乏區愈寬，由於N型通道摻雜的濃度遠較P+型半導體摻雜的濃度低，故增加的空乏區大都在N型通道區中，通道厚度 t 變小，RDS 愈大。當閘極電壓負到一臨界值時，N型通道內的空乏區寬度會大到使N型通道完全消失，這時稱此通道被夾止(pinch off)，電阻值變成很大，此時的閘極電壓值稱為

5、夾止電壓(pinch-off voltage)Vp。這裡要注意，JFET操作時，絕不允許閘極和源極或汲極間的PN接面被導通(接順向偏壓)，閘極的直流電流幾乎為零（只有PN接面的逆向飽和電流），否則源極-汲極間的導電特性便無法控制。圖(1) N通道JFET結構圖(2)n通道JFETJFET符號又n通道JFET 的源極定義為提供通道電子的電極，而電子經由源極流入n型通道，電流由汲極經通道流向源極，故汲極的電位一定較源極為高，即VDS=VD-VS0，假如VDSVGSVGD (=VGS-VDS)，或|VGS|Vth時，源汲極間開始導通，考慮源極和汲極電位差不大的情形，反轉層的電子密度約和(VGS-Vt

6、h)成正比，因此通道的電阻和(VGS-Vth)成反比，故在VDS 很小的區域，ID 對VDS 的關係幾乎為一條直線，而且對相同的VDS，(VGS-Vth)愈大則導電電子愈多，ID 愈大。 圖(11)增強型NMOS 輸出特性曲線 圖(11) 中標示VGS=3.0V 的曲線上，標有(a)、(b)、(c)與(d)四點，(a)和(b)的偏壓並不會使反轉層消失，通道和電阻類似，ID 隨VDS 增加，稱為歐姆區或線性區；在VDS 比(c)點大的區域，ID 幾乎不隨VDS 改變，稱為飽和區或恆流區。歐姆區與飽和區的交界電壓VDSS 必需符合VGD=VGS-VDSS = Vth，即VDSS =VGS- Vth

7、，VDSS 隨VGS 變大，如圖(11)中之虛線。 和JFET 類似，MOSFET 是利用閘極偏壓控制源汲極間導通特性的元件，而且兩者之電特性也十分相像，不過一般而言MOSFET 的閘極漏電流會比JFET小。圖(12)是NMOS 在飽和區的典型轉換特性曲線，和圖(7) 類似。讀者也很容易可以發現JFET 在沒加偏壓(VGS =0)時是導通的，而NMOS 在沒加偏壓時是不導通的。通常我們稱前者為空乏型(depletion mode)FET，因為要改變現有導通的狀況，必須在閘極施加偏壓，使得通道被”空乏”掉；後者則稱為增強型(enhancement mode)FET，因為要改變現有導通的狀況，必須

8、在閘極施加偏壓，使得通道被”增強”出來。MOSFET 也可以設計成空乏型的元件，只要製作時在靠近介面的半導體中直接摻雜製作出通道，例如NMOS 就加入n 型摻雜即可，如此在沒閘極偏壓時元件是在導通的狀態。JFET 則無法做出增強型的元件。 圖(12) 在夾止飽和區內的輸出電流ID具有定電流特性，與VDS大小無關，但隨輸入VGS的變大而變大，由半導體物理學證明可得，夾止飽和區之輸出電流ID其中VGS(t)為通道導通知臨界電壓，而K為一物理結構參數值，其值正比於通道寬度W，反比於通道長度L，即1-3 場效電晶體的應用FET 和BJT 一樣，可以用作開關或放大器，利用閘極的電壓訊號，控制源極和汲極間

9、的電流。JFET 和MOSFET 使用的場合略有不同。JFET 可用作類比開關及訊號放大器，特別是低雜訊的放大器，但很少用在數位電路中的邏輯運算及功率放大器；MOSFET 用途較廣，除一般的開關、訊號放大及功率放大器外，在數位電路及記憶體等大型積體電路方面，都是MOSFET的天下，特別是將NMOS 及PMOS 製作在同一晶圓，稱做CMOS(complementary MOS)的技術，或稱互補式金氧半電晶體技術。 如圖(13) CMOS反閘電路 圖(13)CMOS反閘電路 反閘是一個很基礎的邏輯運算，可以用BJT 來做，也可以用NMOS 來做，但均不如CMOS 的電路來的簡潔，而且以功率消耗而言

10、，CMOS 電路更是優越。 圖(13)是一個由NMOS 和PMOS 串接的一個CMOS 電路，二者閘極連結在一起當作輸入端Vi，汲極接在一起做輸出端VO，提供電路兩端5V 的直流電源。假設NMOS 的臨界電壓是2V，而PMOS 的是-2V。當輸入端為邏輯訊號”0”，即電壓訊號0V，對NMOS 而言，VGSN=0VVth=2V，在截止區，沒有電流通過；對PMOS 而言，VGSP=-5VVth =-2V，在截止區，沒有電流通過；對NMOS 而言，VGSN=5VVth=2V，在導通狀態，但通過的電流為0，故在線性區，且NMOS 源極和汲極間的電位降為0，故輸出電壓VO為0V，相當於邏輯訊號”0”。數

11、位科技的進步，如微處理器運算效能不斷提升，帶給深入研發新一代MOSFET更多的動力，這也使得MOSFET本身的操作速度越來越快，幾乎成為各種半導體主動元件中最快的一種。MOSFET在數位訊號處理上最主要的成功來自CMOS邏輯電路的發明，這種結構最大的好處是理論上不會有靜態的功率損耗，只有在邏輯閘（logic gate）的切換動作時才有電流通過。CMOS邏輯閘最基本的成員是CMOS反相器（inverter），而所有CMOS邏輯閘的基本操作都如同反相器一樣，同一時間內必定只有一種電晶體（NMOS或是PMOS）處在導通的狀態下，另一種必定是截止狀態，這使得從電源端到接地端不會有直接導通的路徑，大量節

12、省了電流或功率的消耗，也降低了積體電路的發熱量。1-3 MOSFET的尺寸縮放過去數十年來，MOSFET的尺寸不斷地變小。早期的積體電路MOSFET製程裡，通道長度約在幾個微米（micrometer）的等級。但是到了今日的積體電路製程，這個參數已經縮小了幾十倍甚至超過一百倍。2006年初，Intel開始以65奈米（nanometer）的技術來製造新一代的微處理器，實際的元件通道長度可能比這個數字還小一些。至90年代末，MOSFET尺寸不斷縮小，讓積體電路的效能大大提升，而從歷史的角度來看，這些技術上的突破和半導體製程的進步有著密不可分的關係。基於以下幾個理由，我們希望MOSFET的尺寸能越小越

13、好。1.越小的MOSFET象徵其通道長度減少，讓通道的等效電阻也減少，可以讓更多電流通過。雖然通道寬度也可能跟著變小而讓通道等效電阻變大，但是如果能降低單位電阻的大小，那麼這個問題就可以解決。 2.MOSFET的尺寸變小意味著栅极面積減少，如此可以降低等效的栅极電容。此外，越小的栅极通常會有更薄的栅极氧化層，這可以讓前面提到的通道單位電阻值降低。不過這樣的改變同時會讓栅极電容反而變得較大，但是和減少的通道電阻相比，獲得的好處仍然多過壞處，而MOSFET在尺寸縮小後的切換速度也會因為上面兩個因素加總而變快。 3.MOSFET的面積越小，製造晶片的成本就可以降低，在同樣的封裝裡可以裝下更高密度的晶

14、片。一片積體電路製程使用的晶圓尺寸是固定的，所以如果晶片面積越小，同樣大小的晶圓就可以產出更多的晶片，於是成本就變得更低了。 雖然MOSFET尺寸縮小可以帶來很多好處，但同時也有很多負面效應伴隨而來。把MOSFET的尺寸縮小到一微米以下對於半導體製程而言是個挑戰，不過現在的新挑戰多半來自尺寸越來越小的MOSFET元件所帶來過去不曾出現的物理效應。如下列幾項因MOSFET尺寸縮小所產生的問題：1. 晶片內部連接導線的寄生電容效應主宰邏輯閘的切換速度。如何減少這些寄生電容，成了晶片效率能否向上突破的關鍵之一。2. 當晶片上的電晶體數量大幅增加後，有一個無法避免的問題也跟著發生了，那就是晶片的發熱量

15、也大幅增加。3. 閘極氧化層漏電流增加，閘極氧化層隨著MOSFET尺寸變小而越來越薄，目前主流的半導體製程中，甚至已經做出厚度僅有1.2奈米的栅极氧化層，大約等於5個原子疊在一起的厚度而已。在這種尺度下，所有的物理現象都在量子力學所規範的世界內，例如電子的穿隧效應（tunneling effect）。因為穿隧效應，有些電子有機會越過氧化層所形成的位能障壁（potential barrier）而產生漏電流，這也是今日積體電路晶片功耗的來源之一。4. 製程變異更難掌控，現代的半導體製程工序複雜而繁多，任何一道製程都有可能造成積體電路晶片上的元件產生些微變異。當MOSFET等元件越做越小，這些變異所佔的比例就可能大幅提升，進而影響電路設計者所預期的效能，這樣的變異讓電路設計者的工作變得更為困難。參考資料1.