大学毕业设计数字钟的设计与制作

1、明达职业技术学院毕业论文(设计)2007 2008学年度 信息工程 系 应用电子技术专业班级 05应电（2）班 学号 0405054247课题名称数字钟的设计与制作学生姓名 周珩 指导教师王文静二O 0八年 月 日目录一、前言摘要.1关键词.1引言.3二、设计要求及任务.4三、方案论证3.1方案一.43.2方案二.5四、芯片介绍4.1译码器74LS48.64.2计数器74LS160. .74.3 NE555.10五、单元电路设计5.1脉冲电路的设计.105.2秒分计数电路的设计.115.3时计数电路的设计.125.4译码显示电路的设计.135.5校时电路的设计.145.6电源电路的设计.15六

2、、调试6.1脉冲电路的调试.166.2计数器电路与译码显示电路的调试.176.3校时电路的调试.17心得体会.18致谢.19参考文献.19附录.20数字钟的设计与制作作者：周珩一、前言摘要数字钟电路是一块独立的时钟集成电路专用芯片。它集成了计数器、振荡器、译码器和驱动等电路。实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用555多谐振荡器电路来构成数字钟的秒脉冲信号，以10进制计数器74LS160来实现时间计数单元的计数功能；采用74LS48作为显示译码电路；选择一位共阴

3、LED数码管作为显示单元电路。由74LS48把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。关键词 数字钟 译码器 数码管 计数器 脉冲信号引言在高新技术日新月异的今天，科学技术已经成为整个社会发展的源动力，电子领域的发展更是令人目不暇接，在其推动下，现代电子产品几乎渗透了社会的各个领域，遍迹了千家万户，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。 使设计越来越受到人们的重视，通过设计。可以设计出更好更新的科技产品，这将给科技的发展带来很好的积极作用，也使科技的水平得到一定的提高。同时也可以提高同学们的逻辑思维

4、能力和创新意识。 电子技术密切联系 实际，实用性很强，开展电子技术课程设计在电子电气类我认为非常重要，不近可以学好专业知识，还可以增强动手能力，有利于我们适应未来这个竞争激烈的社会，训练我们 综合运用知识能力资料素材的查阅及收集能力，电子元气件的采购 ，电子电路的组装和调试能力，特别是在电路；多样化的创新方面，从理性和感性上都得到了很大的提高，经过查阅资料、选择方案、设计电路等过程。各方面都得到了训练 。 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种

5、定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。数字种具有定时、报警等多项功能，被广泛应用于自动化控制、智能化毅等领域。因此，研究数字钟及扩大其应用，有着非常现实的意义。所谓数字钟，是指利用电子电路构成的计时器。相对机械钟而言，数字钟能达到准确计时，并显示小时、分、秒，同时能对该钟进行调整。二、设计要求和任务（1） 根据数字电子钟的方框图和指定器件，完成1S脉冲发生器的设计与制作。（2）选择合理的方案，以样机的形式验收。（3）完成电源部分的设计与制作。（4）画出电路图、方框图、原理图、并写出设计报告。三、方案论证3.1方案一原理：数字钟一般由振荡器、分频器、计数器、译码器、显示器等几

6、部分组成。这些都是数字电路中应用最广的基本电路。石英晶体振荡器产生32768Hz的信号，分频器电路将32768z的高频方波信号经32768经15级2次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。石英晶体振荡器产生的时标信号送到分频器，分频电路将时标信号分成每秒一次的方波秒信号。秒信号送入计数器进行计数，并把累计的结果以“时”、“分”、“秒”的数字显示出来。“秒”的显示由两级计数器和译码器组成的六十进制计数电路实现：“分”的显示电路与“秒”相同，“时”的显示由两级计数器和译码器组成的二十四进制计数电路来实现，所有计时结果由六位数码管显示。方案一方框图如：译 码 显 示

7、 电 路时计数器分计数器秒计数器校时电路石英晶体振器多级分频器 方案一系统方框图优点：石英钟走 时 准、耗电省、经久耐用为其最大优点。频率长期稳定性极高，Q值高，带宽很窄，有利于选频；体积小，适应现在集成工艺要求 。 缺点：频率不能调节，不 能简单用于可变调谐电路 ； 频带窄，不能用于宽带滤波；石英晶体振荡器产生 的信号需经分频器分频后产生1Hz的信号，因此要加分频器分频，电路比较繁琐；学校 没有相关的元器件 、价格比较贵。3.2方案二采用NE555定时 器和RC组 成的多谐振荡器作脉冲电路构成的数字种。原理：由555和RC组 成的多谐振荡器可得到1Hz的方波脉冲信号，把脉冲加到秒计

8、数器的输入端，秒 计数 器对脉冲计数，记满60个数复位，同时给分计数器一个信号，分计数器对脉冲计数，记满60个数复位，同时给时计数器一个信号，时计数器对脉冲计数，记满24个数后复位。时间周期是 24个小时。555定时器和RC组成的多谐振荡器的，脉冲信号的精度不高，数字钟走时不是很准确需加上一个调时电路对时间进行调整。方案二的方框图如图所示： 译 码 显 示 电 路时计数器分计数器秒计数器校时电路振荡器 方案二设计方框图优点：功能强,使用灵活、方便；有555和RC组成的振荡器可直接得到1Hz的信号不需要分频器使电路简单化；频率、占空比可以调节；NE555价格比较便宜。缺点：振荡不稳定。方案确定：

9、方案二和方案一相比电路简单，元器件的价格便宜节省资源，脉冲信号不准确可直接进行调整，不需要象方案一对信号重新分频，故本次设计采用方案二。本次设计所需的元器件包括：74LS160（6块）、74LS48（6块）、74LS00（1块）、74LS04（1块）、555（1块）、共阴数码管（6个）、电阻（300欧、39K）各一块、电位器（47K）、电解电容（10uF）一个、普通电容0.01uF一个、四个开关。四、芯片介绍4.1 74LS48是控制七段显示器显示的集成译码电路之一，其引线排列图如图所示。 A、 B、 C、 D为BCD码输入端，A为最高位, YaYg为输出端， 分别驱动七段显示器的ag输入端，

10、高电平触发显示，可驱动共阴极发光二极管组成的七段显示器显示。 其它端为使能端。 74LS48的 74LS48管脚图 分析功能表与七段显示器的关系可知， 只有输入的二进制码是8421BCD码时， 才能显示09的十进制数字。 当输入的四位码不在8421BCD码内， 显示的字型就不是十进制数 。74LS48的功能表如表1所示。74ls48引脚功能表七段译码驱动器功能表1十进数或功能输入BI/RBO输出备注 LTRBID C B A abcdefg0HH0 0 0 0H111111011Hx0 0 0 1H01100002Hx0 0 1 0H11011013Hx0 0 1 1H11110014Hx0

11、1 0 0H01100115Hx0 1 0 1H10110116Hx0 1 1 0H00111117Hx0 1 1 1H11100008Hx1 0 0 0H11111119Hx1 0 0 1H111001110Hx1 0 1 0H000110111Hx1 0 1 1H001100112Hx1 1 0 0H010001113Hx1 1 0 1H100101114Hx1 1 1 0H000111115Hx1 1 1 1H0000000BIxxx x x xL00000002RBIHL0 0 0 0L00000003LTLxx x x xH111111144.2 74LS160 是一个具有异步清零、

12、同步置数、可以保持状态不变的十进制计数器 , 功能管脚图 如： 图 74LS160管 脚 图控制端的作用简述如下：（1）清零。Cr是具有最高优先级别的异步清零端，当 Cr=0时，不管其他控制信号如何，计数器清零。（2）置数。当Cr=1时，具有次优先权的为LD，当LD=0时，输入一个CP上升沿，则不管其他控制端如何，计数器置数，即QDQCQBQA=DCBA。（3）计数。当 Cr=LD=1时，且优先级别最低的 使能端S1=S2=1时,在CP上升沿触发下，计数器进行计数。（4）保持。当Cr=LD=1时，且S2和S1中至少有一个为0时，CP将不起作用计数器保持原状态不变。74LS160功能表如表2所示

13、：序号输入输出清零CR使能S1 S2置数LD时钟CP并行输入D C B AQA QB QC QD10××××××××000021××0d 0d 1d 2d 3d 0d 1d 2d 331111××××计数410×1×××××保持51×01×××××保持表2 7

14、4LS160功能表4.4 555 定时器是一种模拟和数字功能相结合的中规模集成器件。一般用双极性工艺制作的称为 555，用 CMOS 工艺制作的称为 7555，除单定时器外，还有对应的双定时器 556/7556。555 定时器的电源电压范围宽，可在 4.5V16V 工作，7555 可在 318V 工作，输出驱动电流约为 200mA，因而其输出可与 TTL、CMOS 或者模拟电路电平兼容。555定时器的组成和功能：图3是555定时器内部组成框图。它主要由两个高精度电压比较器A1、A2，一个RS触发器，一个放电三极管和三个5K电阻的分压器而构成。图3 555定时器组成框图它的各个引脚功能如下：1脚

15、：外接电源负端VSS或接地，一般情况下接地。8脚：外接电源VCC，双极型时基电路VCC的范围是4.5 16V，CMOS型时基电路VCC的范围为3 18V。一般用5V。3脚：输出端Vo2脚：低触发端6脚：TH高触发端4脚：是直接清零端。当端接低电平，则时基电路不工作，此时不论、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。5脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01F电容接地，以防引入干扰。7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。555电路的内部电路方框图如图1所示。它含有两个电压比较器，一个

16、基本RS触发器，一个放电开关T，比较器的参考电压由三只5K的电阻器构成分压，它们分别使高电平比较器A1同相比较端和低电平比较器A2的反相输入端的参考电平为和。A1和A2的输出端控制RS触发器状态和放电管开关状态。当输入信号输入并超过2/3Vcc时，触发器复位，555的输出端3脚输出低电平，同时放电，开关管导通；当输入信号自2脚输入并低于时，触发器置位，555的3脚输出高电平，同时放电，开关管截止。是复位端，当其为0时，555输出低电平。平时该端开路或接VCC。Vc是控制电压端（5脚），平时输出2/3Vcc作为比较器A1的参考电平，当5脚外接一个输入电压，即改变了比较器的参考电平，从而实现对输出

17、的另一种控制，在不接外加电压时，通常接一个0.01uf的电容器到地，起滤波作用，以消除外来的干扰，以确保参考电平的稳定。T为放电管，当T导通时，将给接于脚7的电容器提供低阻放电电路。在1脚接地，5脚未外接电压，两个比较器A1、A2基准电压分别为2/3Vcc,1/3Vcc的情况下，555时基电路的功能表如表3所示。清零端高触发端TH低触发端Qn+1放电管T功能00导通直接清零10导通置011截止置11Qn不变保持 表3 555定时器的功能表五、单元电路设计5.1数字钟脉冲电路的设计功能和原理：图5.1.1所示电路图产生的信号频率为1Hz，可把它直接加到秒计数器的CP端，信号不准时，可调节R3，使

18、信号频率恢复正常，3脚的波形频率可用示波器测量，调节R3，使我们在示波器上观察到的波形频率为1Hz,这样可让555的三脚输出标准1Hz的信号。脉冲电路如图所示： 数字钟脉冲电路高电平时间为tWh，低电平时间为tWL,tWh=0.7(R1+R2+R3)C1,tWL=0.7(R2+R3)C1,频率f=1/(tWL+tWh),图1的输出波形频率为1Hz，即f=1Hz,R1、R2的阻值均已固定，R3可改变当f=1Hz时算得R3的阻值约为32.3K，方波的 占空比q= tWh/(tWL+tWh)=(R1+R2+R3)/R1+2(R2+R3)=50。三脚波形和C1波形如图所示：图多谐振荡器波形图5.2秒计

19、数器电路、分计数器电路的设计秒计数器电路由两片74LS160来实现，74LS160是十进制异步计数器。秒显示有两个位，只需把秒个位设置为十进制，秒十位设置为六进制，因为160是十进制计数器所以只需把秒十为设置为六进制就可以了。秒十位的12、13脚接与非门，输出接两片160的清零端秒个位的15脚接十位的7脚，两端CP受同一脉冲控制，其他脚接高电平，即可构成60进制的计数器。分计数器和秒计数器都是60进制，因此秒分计数器相同，电路图如图所、5.2.2所示：秒计数器电路（60进制） 分计数器电路（60进制）5.3时计数电路的设计时计数器是24进制的，只需把时个位的12脚和时十位的13脚接与非门输出接

20、160的1脚，其他脚和分秒计数器一样的接法即可，电路图如所示：5.3.1时计数器电路（24进制）5.4译码显示电路的设计译码显示电路由74LS48共阴数码管组成，74LS48的ag接共阴数码管的ag，共阴数码管的小数点不需要接，还有两个引脚接地。74LS48的3、4、5脚接高电平74LS48的ABCD接到计数器的Q0Q3端即可，电路图如图所示：译码显示电路5.5校时电路的设计当时钟指示不准时，就需要校准时间。校准的方法很多，常用的有“快速校时法”。由与非门构成的双稳态触发器，可以将1Hz的“计数器的进位信号”送至“计数器的CP端”。其工作过程为：当接通校时开关时，与非门输出一个低电平和一个高电

21、平。“计数器进位信号”通过“校时CP端”送至“计数器的CP端”，使“计数器”在“秒”信号的控制下“快速”计数，当校时电路打到A时，秒计数器经过与非门，发出一个分计数脉冲，进行一次计数。当校时电路打到B的分计时器CP是，开始进行校时，以达到准确的时间。当校时电路打到C时，开始进行准确的校时，将校时开关打到D，时计数器可以接收到，由分计数发出的脉冲信号。当校时开关打到E时，星期计数器能接收到，由时计数器发出的星期脉冲信号，此时对星期进行计数。若将校时开关打到F 时，也随即进行星期的校时，从而进行一次完整的校时，以达到了校时的目的。再进行校时时把计数器电路之间的开关断开，对分校时时只需闭和分计数器电

22、路之间的开关等到校时到所需的时间之时，断开开关这样就完成了校时。时计数器校也用同样的方法。电路如图4所示： 图4 校时电路5.6电源电路的设计在电子电路中,通常都需要电压稳定的直流电源供电。小功率的稳压电源的组成一般由电源变压器、整流电路、滤波电路、稳压电路4部分组成。如图5所示：图5变压器的次级只有一组线圈。但用四只二极管互相接成桥式形式，故称为桥式整流电路。图是桥式整流电路原理图。图所示是其简化法。 常用画法简化表示法整流过程中，四个二极管两两轮流导通，正负半周内都有电流流过RL。例如，当u2为正半周是（如图中所示极性），二极管VD1和VD2因加正相电压而导通，VD3和VD4因加反向电压而

23、截止。电流i（如图中实线所示）从变压器端出发流经二极管VD1、负载电阻RL和二极管VD2，最后流入变压器端，并在负载RL上产生电压降u0;反之，当u2为负半周时，二极管VD3、VD4因加正向电压导通，而二极管VD1和VD2因加反向电压而截止，电流i(如图中虚线所示)流经VD3、RL和VD4，并同样在RL上产生电压降u0。由于i和i流过RL的电流方向是一致的，所示RL上的电压u0为两者之和，即u0= u0+ u0。因而其输出电压为：U0=0.9U2而二极管反向峰值电压是全波整流电路的一半，即：URM=1.414 U2桥式整流电路的波形如图6所示图6 全波整流电路波形无论哪种整流电路,它们的输出电

24、压都含有较大的脉动成分。为了减少这种脉动成分，在整流后都加上滤波电路。所谓滤波就是滤掉输出电压中的脉动成分，而尽量保留其中的直流成分，使输出接近理想的直流电压。本设计输出的是+5V直流电源。 电容器在全波整流电路类似在桥式（或全波）整流电路中，无论输入电压u2的正半周还是负半周，电容器C都有充电过程。而且全波（或桥式）整流电路经电容滤后的输出电压平滑，且直流成分更大些，其原理电路和波形如图所示：全波整流电路 全波整流波形图全波整流波形图 桥式整流电容滤波电路六、单元电路调试将1秒信号分别送入“时”、“分”、“秒”计数器，用显示器检查计数器的工作情况，看计数器是否按设计的进制计数。观察校时电路的

25、功能是否满足校时要求，观察数字钟能否准确正常工作。安装电路板一般按元件面的高度，先焊矮、体积小的元件；后焊高的、大的元件，按照电路图部线。6.1脉冲电路的频率进行调节：将输出的脉冲频率调节为1Hz，把555的三脚接示波器观察它的波形。同时也观察它的周期是否为1S，如果是则脉冲电路的信号为标准信号，如果不是则需调节电位器R3，使周期为1S。调整之后便可得到标准1Hz的信号。这样便对脉冲电路完成了调试。(如图1数字钟脉冲电路)6.2计数器电路和译码显示电路调节：把秒计数器电路和译码显示电路连接起来，再把脉冲电路的输出端接到两片74LS160的CP端，计数器电路的 Q0Q3和74LS48的AD相对应

26、连接起来，接通+5V 电源，这样便可对它们进行调试。接通电源后，数码管开始显示00、01 、，直到显示到59，然后又显示00、01、又显示到59，依次循环下去。如果电路是按上述规律显示则说明电路的设计是正确的。如果不按上述的规律显示记数，则说明电路中存在问题，需对电路检查并改正进行重新调试，直到正常显示记数。两部分电路连接如图26.3各计数器电路连接与校时电路的调试：秒计数器电路与分计数器电路用非门连接，再把分计数器电路与时计数器电路也用非门连接，秒计数器电路中的160的1脚接到非门的输入端，输出端接开关，开关接到分计数器电路中两片160的CP端，分计数器电路与时计数器电路也用同样的

27、方法连接。还需译码显示电路与计数器电路相连。再把脉冲电路与秒计数器电路相连，从脉冲电路的输出端接开关， 开关与分计数器的CP端相接。时计数器电路与脉冲电路也接个开关。秒计数器从00开始显示到59后给分计数器一个脉冲，分计数器记一次数，分计数器记到59后给时计数器一个脉冲，时计数器记一次数，计数到23后就清零。如果电路按上述规律工作则电路正常，如果不按上述规律工作，则需对电路进行检查找出错误并改正，重新调试直到正常。心得体会这次课程设计的主题是数字电子钟，通过对数字钟的设计与制作，我掌握了对数字电子知识的使用以及如何熟练的、合理的选用集成电路器件。通过对电路性能指标的测试与调试，加强了我在分析和解决设计故障方面的能力,为以后做设计打下了基础。在设计中需要用到振荡电路等通过 设计使我更进一步加深了