数码寄存器和移位寄存器

1、欢迎访问Freekaoyan论文站数码寄存器和移位寄存器欢迎访问Freekaoyan论文站    欢迎访问Freekaoyan论文站    在数字电路中，常常需要将一些数码、指令或运算结果暂时存放起来，这些暂时存放数码或指令的部件就是寄存器。由于寄存器具有清除数码、接收数码、存放数码和传送数码的功能，因此，它必须具有记忆功能，所以寄存器都由触发器和门电路组成的。一般说来，需要存入多少位二进制码就需要多少个触发器。 寄存器中可分为数码寄存器（也简称为存器）和移位寄存器两种。它们共同之处是都具有暂时存放数码的记忆功能，

2、不同之处是后者具有移位功能而前者却没有。    数码寄存器的逻辑图如图10-1-1所示，它的存储部分由D触发器构成。 图23-1-1  数码寄存器  这种寄存器每次接收数码时，只需要一个接收脉冲，故称单拍接收方式。显然，从传送速度来看，单拍接收方式要快一些。在数字式仪表中，为了节省复位时间，往往采用单拍接收方式。 图23-1-1介绍的寄存器在接收数码时，各数码是同时输入到寄存器中去的。输出时也是各位同时输出的。因此，称这种输入、输出方式为并行输入并行输出。寄存器也可以用JK触发器构成，它的工作原理也很简单，在此就不再分析了。   &#

3、160; 在数字系统中，常常要将寄存器中的数码按时钟的节拍向左移或右移一位或多位，能实现这种移位功能的寄存就称为移位寄存器。移位寄存器是数字装置中大量应用的一种逻辑部件，例如在计算机中，进行二制数的乘法和除法都可由移位操作结合加法操作来完成。 移位寄存器的每一位也是由触发器组成的，但由于它需要有移位功能，所以每位触发器的输出端与下一位触发器的数据输入端相连接，所有触发器公用一个时钟脉冲，使它们同步工作。一般规定右移是向高位移，左移是向低位移，而不管看上去的方向如何。例如一个移位寄存器中的数码是         &#

4、160;           高位                   低位          原数据     1       0

5、      0       1右移：串出1 ¬   0       0      1       X ¬ 串入          原数据     1&

6、#160;      0      0       1左移：串入   ®  X      1      0       0  ®1串出在移位的过程中，移出方向端口处触发器的数据将移出寄存器，称为串行输出，简称串出；在寄存

7、器另一端口处的触发器将有数据X移入寄存器，称为串行输入，简称串入。如果连续来几个时钟脉冲，寄存器中是数据就会从串行输出端一个一个送出，于是可以将寄存器中的数据取出，同时有新的数据从串入端一个一个进入寄存器。从寄存器中取出数据还有另一种方式，前面已经提过，就是从每位触发器的输出端引出，这种输出方式称并行输出，简称并出，同理送入数据有并入的方式，见图23-1-1。 此移位寄存器的各种功能各需要有一个控制端，即有左移、右移、接收数码三个控制端，这些功能都不执行即相当保持功能。需要说明的是左移、右移、保持和并行输入数据相当是一次信号，这些功能只能一个一个的进行。如果是高电平有效，那么左移、右移、保持和

8、并行输入数据这些输入端，其中只能有一个是高电平，否则寄存器不能正常工作。 图10-1-3  双向移位寄存器实现并行输入时，接收控制端为“1”，其化控制端为“0”，全部2号与门打开，在CP作用后，数据X1X4就分别通过2号与门，并行送入各位触发器中。 实现右移时，右称控制端为“1”，其它控制端置“0”全部3号与门打开，3号与门的连线是按照右移功能的要求，从低位连向高一位的触发器。因此，CP脉冲作用后就实现右移。 实现左移时，左移控制信号为“1”，其它控制端为“0”，全部1号与门打开。通过1号与门的数据是按左移功能连接的。因此，在CP脉冲作用后就实现了左移。 至于，“右移”、“左移”以及

9、“接收”三种控制信号，则是由另外的控制电路送来的。根据这些控制命令，移位寄存器在不同的时间内完成不同的功能。寄存器的输出缓冲级往往采用三态门（TSG），这样，可以根据需要断开寄存器和外电路之间的联系，或者扩展寄存器的个数，或者将寄存器的输出端都接到同一条输出总线上，大大简化寄存器的外电路连接，使寄存器的应用更方便。集成化移位寄存器一般均设置时钟缓冲门。下面介绍一种常见的单块集成移位寄存器。 下面介绍几种移位寄存器电路，一般移位寄存器在应用中，需要有左移、右移、保持和并行输入数据等多种功能。图23-1-2是一个双向移位寄存器，它可实现右移、左移、并入、并出、串入和串出等操作，即能右移又能左移，故

10、称>"javascript：openwin('23-1-2.htm','top=10,left=80,width=540,height=420')">双向移位寄存器图10-1-3  74LS194的逻辑符号     >"javascript：openwin('23-1-3.htm','top=10,left=80,width=540,height=420')">2>"javascript：openwin('

11、;23-1-3.htm','top=10,left=80,width=540,height=420')">>"javascript：openwin('23-1-4.htm','top=10,left=80,width=540,height=420')">送数 当控制端S1S0=11(3)时，由逻辑符号中方式控制符M可知，它将控制受3影响的功能。在图中计有四个3，4D，即接收A、B、C、D数据的并行输入。执行这一功能还必须有时钟的参与，时钟端标有C4，说明时钟控制所有带4字头的受影响端的功能的

12、执行。3，4D中的D（Data）代表数据。 图10-1-3  74LS194的逻辑符号       例如，当数码DCBA=1010时，由于S1S0=11(3)，在时钟的作用下，执行送数功能，寄存器中的触发器将翻转到新状态：QDQCQBQA=1010，即把数码1010接收到寄存器中去了。这里要注意，D为高位，A为低位，不管是写成DCBA，还是写成ABCD；对Q端也是如此。     >"javascript：openwin('23-1-5.htm','top=10,left=80

13、,width=540,height=420')">     >"javascript：openwin('23-1-6.htm','top=10,left=80,width=540,height=420')">        移位寄存器在数字装置中作为逻辑部件，应用十分广泛。经除了在计算机中大量应用于乘、除法所必须的移位操作及数据存储外，还可以用它作为数字延迟线，串行、并行数码转换器以及构成各种环形计数器等。下面以二进制串行加法器

14、为例，说明它的应用，进一步体会移位寄存器的功能。 >"javascript：openwin('23-1-8.htm','top=10,left=80,width=540,height=420')">二进制串行加法器的工作原理图23-1-4的电路是一种能对两个或两个以上的n位二进制数，按串行运算方式相加的电路。它主要由一个全加器、一个进位寄存器及两个移位寄存器组成。在这两个移位寄存器中，一个存放加数，它具有左移位功能（向低位移）；另一个存放被加数和运算过程中产生的和数。它也具有左移位功能，称之为累加寄存器，简称累加器。图中全加器的进

15、位输出端与D触发器的数据输入端D相连，而D触发器的Q端与全加器的进位输入端Ci-1相连。D触发器称为进位寄存器，它的作用是，暂保留加法运算过程中从低位送来的进位信号。进位寄存器的CP端和两移位寄存器的CP端均接时钟脉冲源，但作为进位寄存器的D触发器的动作边沿与移位寄存器不同。 所谓串行加法，是指两个二进制数相加的过程是从低位至高位逐位进行。就好象用手算的方法把两个多位数相加的过程一样。这种运算从数的最低位开始，每次加一位，依次从最低位至最高位依次进行，如果是二个n位二进制数相加，即从i=0至i=n-1逐位进行。例如对第i位进行运算，得到第i位全加后的和数Si及进位数Ci后才进行下一位i+1位的

16、运算，即Ai+1、Bi+1和Ci相加。但其中的Ci是作为低位的进位，要晚半个时钟节拍才加到全加器上，以保证全加的正确性。所以，作为进位寄存器的D触发器要采用下降沿动作的触发器。现结合图10.11说明在时钟作用下，串行加法的步骤。 在相加之前，将被加数B和加数A分别存入累加器和加数移位寄存器中，同时将进位寄存器置“0”（图中未画出这部分的送数电路和置“0”线）。 图23-1-4  串行累加行二进制加法器   加法开始时，与门G的相加控制端X接“1”，打开时钟控制门G，相加运算便按照时钟脉冲CP的节拍一位一位地逐次相加。 第一个CP到来前，全加器输入数为Ai=B0，Bi=A0，Ci-1=C0-1=0。相加得到 S0=A0B0C0-1 C0=A0B0 在第一个CP上升沿的作用下，移位寄存器中的加数和被加数都向低位移动了一位，其和S0得以存入累加器最高位刚刚空出的一个寄存单元中；进位C0在CP的下降沿来到时，被暂时寄存到进位寄存器中（Q=C0）。可见在第二个CP作用前，全加器的输入数为：Ai=B1，Bi=A1，Ci-1=C0，而相加结果为 S1=A