PCI 总线规范-文档资料

1、1 熊辉熊辉 20082008年年5 5月月2第一部分第一部分 PCIPCI总线基础总线基础u一、一、PCI总线的定义与特点总线的定义与特点u二、二、PCI总线命令和操作总线命令和操作u三、三、PCI总线仲裁总线仲裁u四、四、PCI总线电气规范总线电气规范u五、五、Compact PCI第二部分第二部分 PCIPCI总线应用示例总线应用示例u一、一、PCI接口实现方案接口实现方案u二、二、PCI接口芯片接口芯片PCI9054和数据采集卡设计和数据采集卡设计u三、三、PCI驱动程序驱动程序31 1、微型计算机总线概述、微型计算机总线概述2 2、PCIPCI总线发展历史总线发展历史3 3、PCIP

2、CI总线特点总线特点4 4、PCIPCI总线定义总线定义4567微型机基本总线结构微型机基本总线结构8南桥芯片和北桥芯片南桥芯片和北桥芯片u南桥芯片主要是负责南桥芯片主要是负责I/O接口等一些外设接口的控接口等一些外设接口的控制、制、IDE设备的控制及附加功能等等。常见的有设备的控制及附加功能等等。常见的有VIA的的8235、8237等。等。u北桥芯片主要负责北桥芯片主要负责CPU与内存之间的数据交换，与内存之间的数据交换，并控制并控制AGP、PCI数据在其内部的传输，是主板性数据在其内部的传输，是主板性能的主要决定因素。随着芯片的集成度越来越高，能的主要决定因素。随着芯片的集成度越来越高，C

3、PU也集成了不少其它功能。如：也集成了不少其它功能。如：Althon64内部内部整合了内存控制器。整合了内存控制器。9什么是计算机总线？什么是计算机总线？总线是计算机各部件之间进行信息传输的公共通道，总线是计算机各部件之间进行信息传输的公共通道，根据信号类型的不同，微型计算机的总线一般分为数根据信号类型的不同，微型计算机的总线一般分为数据总线据总线(Data Bus)、地址总线地址总线(Address Bus)和控制和控制总线总线(Control Bus)三种。三种。10局部总线局部总线u局部总线是指来自处理器的延伸路线，与处理器局部总线是指来自处理器的延伸路线，与处理器同步操作。设备如果直接

4、挂到局部总线上，就能同步操作。设备如果直接挂到局部总线上，就能以以CPU的速度运行，由于局部总线具有极高的数的速度运行，由于局部总线具有极高的数据传输率，因此，它在据传输率，因此，它在CPU与高速缓冲存储器与高速缓冲存储器(Cache)、CPU与高速图形卡等需要高速传输信与高速图形卡等需要高速传输信息的场合得到了广泛的应用。息的场合得到了广泛的应用。uPCI即属于局部总线；即属于局部总线；uPCI Local Bus Specification 2.311常用总线常用总线uISA总线总线uMCA总线总线uEISA总线总线uVESA（VL）局部总线）局部总线uPCI局部总线局部总线12ISAIS

5、A总线总线uISA(Industry Standard Architecture)总线是总线是IBM公司八十年代为公司八十年代为IBM-PC/AT机设计的，又称机设计的，又称AT总线，用于总线，用于AT机主板和各接口电路板的连接。机主板和各接口电路板的连接。ISA总线是总线是16位数据线、位数据线、24位地址线，工作频率位地址线，工作频率为为8MHz，数据传输率为数据传输率为8MB/S。13MCAMCA总线总线uMCA（Micro Channel Architecture即微通道即微通道总线结构）总线是总线结构）总线是IBM公司专为其公司专为其PS2系统（使系统（使用各种用各种Intel处理器

6、芯片的个人计算机系统）开发处理器芯片的个人计算机系统）开发的总线结构，该总线的总线宽度是的总线结构，该总线的总线宽度是32位，最高总位，最高总线频率为线频率为10MHz。14EISAEISA总线总线uEISA（Extended Industry Standard Architecture即扩展工业标准结构总线）是为即扩展工业标准结构总线）是为32位中央处理器（位中央处理器（386、486、586等等）设计的总等等）设计的总线扩展工业标准，线扩展工业标准，EISA总线除包括总线除包括ISA总线的所总线的所有性能外，并把总线宽度从有性能外，并把总线宽度从16位扩展到位扩展到32位，是位，是ISA总

7、线的扩展。总线的扩展。15VESAVESA局部总线局部总线uVESA（Video Electronics Standards Association即视频电子标准协会）总线是即视频电子标准协会）总线是VESA组织（组织（1992年由年由IBM、Compaq等发起，有等发起，有120多家公司参加）按局部总线（多家公司参加）按局部总线（Local Bus）标准设）标准设计的一种开放性总线，简称为计的一种开放性总线，简称为VL总线。总线。VESA总总线的总线宽度是线的总线宽度是32位，最高总线频率为位，最高总线频率为66MHz。16AGPAGP总线总线uAGP（Accelerated Graphic

8、s Port）即高速图）即高速图形接口，专用于连接主板上的控制芯片和形接口，专用于连接主板上的控制芯片和AGP显显示适配卡，是为提高视频带宽而设计的总线规范。示适配卡，是为提高视频带宽而设计的总线规范。17USBUSB总线总线uUSB（Universal Serial Bus即通用串行总线）即通用串行总线）是一种简单实用的计算机外部设备接口标准。是一种简单实用的计算机外部设备接口标准。18PCIPCI局部总线局部总线uPCI（Peripheral Component Interconnect即即连接外部设备的计算机内部总线）总线是一种高连接外部设备的计算机内部总线）总线是一种高性能的性能的32

9、位位/64位地址数据复用的高速外围设备位地址数据复用的高速外围设备接口局部总线。接口局部总线。19PCI-XPCI-X总线总线u为解决为解决Intel架构服务器中架构服务器中PCI总线的瓶颈问题，总线的瓶颈问题，Compaq、IBM和和HP公司决定加快加宽公司决定加快加宽PCI芯片芯片组的时钟速率和数据传输速率，使其分别达到组的时钟速率和数据传输速率，使其分别达到133MHz和和1GB/S。利用对等。利用对等PCI技术和技术和Intel公公司的快速芯片作为智能司的快速芯片作为智能I/O电路的协处理器来构建电路的协处理器来构建系统，这种新的总线称为系统，这种新的总线称为PCI-X。20各种总线性

10、能比较各种总线性能比较21PCIPCI总线发展历史总线发展历史uPCI的含义为外设部件互连的含义为外设部件互连(Peripheral Component Interconnect)。PCI局部总线是由局部总线是由Intel公司提出。公司提出。u1991年，年，Intel与与IBM, Compaq, AST,HP,NEC等等10多家公司（多家公司（PCISIG）对）对PCI局部总线进行了定义，于局部总线进行了定义，于1992年年6月月22日推出了日推出了PCI局部总线局部总线1.0版技术规范版技术规范 。22PCI PCI 局部总线协议规范局部总线协议规范uPCI局部总线是一种具有多路地址线和数

11、据线的高局部总线是一种具有多路地址线和数据线的高性能的性能的32/64位总线。它在高度集成的外围控制位总线。它在高度集成的外围控制器件、外围插件板和处理器器件、外围插件板和处理器/存储器之间作为互连存储器之间作为互连机构应用。机构应用。u目前应用的目前应用的PCI局部总线规范局部总线规范2.3版包括版包括PCI局部局部总线部件和扩展板的协议、电气、机械和配置规总线部件和扩展板的协议、电气、机械和配置规范，并规定了范，并规定了PCI的硬件环境。的硬件环境。23微型机基本总线结构操作微型机基本总线结构操作-PIO-PIO24微型机基本总线结构操作微型机基本总线结构操作-DMA-DMA25PCIPC

12、I总线特点总线特点u多总线主控方式多总线主控方式n在在PCIPCI总线上可以存在多个具有总线控制能力的主控设备。总线上可以存在多个具有总线控制能力的主控设备。当一个具有总线控制接管能力的外围设备有任务处理需暂当一个具有总线控制接管能力的外围设备有任务处理需暂时接管总线时，可以向时接管总线时，可以向PCIPCI总线申请总线并经响应后接管总线申请总线并经响应后接管总线，以加速执行高吞吐量、高优先级的任务。总线，以加速执行高吞吐量、高优先级的任务。u独立于处理器独立于处理器nPCIPCI总线通过总线通过CPUCPU局部总线到局部总线到PCIPCI总线之间的桥接器形成总线之间的桥接器形成了一种独特的中

13、间缓冲器设计方式，它将中央处理子系统了一种独特的中间缓冲器设计方式，它将中央处理子系统与外围设备分开，使与外围设备分开，使PCIPCI总线具有独立于处理器的结构特总线具有独立于处理器的结构特点。用户可以随意增添外围设备，以扩展计算机系统而不点。用户可以随意增添外围设备，以扩展计算机系统而不必担心在不同频率下会导致系统性能的降低。必担心在不同频率下会导致系统性能的降低。26PCIPCI总线特点总线特点u突发传输（突发传输（BURST）nPCIPCI总线的数据传输是一种包含一个地址段，后面跟着两总线的数据传输是一种包含一个地址段，后面跟着两个或两个以上数据段的数据传输方式，突发传输模式可确个或两个

14、以上数据段的数据传输方式，突发传输模式可确保总线不断满载数据，使保总线不断满载数据，使PCIPCI总线达到其峰值速度。总线达到其峰值速度。u同步总线操作同步总线操作nPCIPCI总线是一种同步总线，总线上除中断等少数几个信号总线是一种同步总线，总线上除中断等少数几个信号外全部与总线时钟的上升沿同步。外全部与总线时钟的上升沿同步。PCIPCI总线时钟范围可以总线时钟范围可以很宽，由主板决定，一般为很宽，由主板决定，一般为33MHz33MHz。为了使总线适应各。为了使总线适应各种速度接口设备的要求，总线可以有多种方式申请等待周种速度接口设备的要求，总线可以有多种方式申请等待周期，使期，使PCIPC

15、I总线在接口设计和应用上更加灵活。总线在接口设计和应用上更加灵活。27PCIPCI总线特点总线特点u适合于各种机型适合于各种机型nPCIPCI总线不只为标准的桌面电脑提供合理的局部总线设计，总线不只为标准的桌面电脑提供合理的局部总线设计，同时也适用于便携式电脑和服务器。同时也适用于便携式电脑和服务器。u自动配置自动配置nPCIPCI总线标准为总线标准为PCIPCI接口提供了一套完整的自动配置功能，接口提供了一套完整的自动配置功能，使使PCIPCI接口所需要的各种硬件资源如中断、内存、接口所需要的各种硬件资源如中断、内存、FOFO地址地址等通过即插即用的等通过即插即用的BIOSBIOS在系统启动

16、时进行自动配置，达在系统启动时进行自动配置，达到对计算机资源的优化使用和合理配置，从而使到对计算机资源的优化使用和合理配置，从而使PCIPCI接口接口达到真正的即插即用，使接口的设计和应用更加简单容易。达到真正的即插即用，使接口的设计和应用更加简单容易。28PCIPCI总线特点总线特点u编码总线命令编码总线命令n不同于不同于ISAISA总线，总线，PCIPCI总线没有专门的读、写控制线，总总线没有专门的读、写控制线，总线的操作状态即总线命令由线的操作状态即总线命令由4 4根信号线表示，最多可表示根信号线表示，最多可表示1616中操作。中操作。u地址、数据总线复用地址、数据总线复用nPCIPCI

17、总线上的地址总线和数据总线是分时复用的。在每个总线上的地址总线和数据总线是分时复用的。在每个总线操作的第一个周期传送地址，然后接着传送数据。总线操作的第一个周期传送地址，然后接着传送数据。PCIPCI总线通过这种方式达到在总线规模最小的前提下性能总线通过这种方式达到在总线规模最小的前提下性能价格比最高的目的。价格比最高的目的。29PCIPCI总线特点小结总线特点小结u(1)独立于处理器，为独立于处理器，为PCI局部总线设计的器件是局部总线设计的器件是针对针对PCI，而不是针对处理器的，因此设备的设计，而不是针对处理器的，因此设备的设计独立于处理器的升级。独立于处理器的升级。u(2)每个每个PC

18、I局部总线支持约局部总线支持约80个个PCI功能，一个功能，一个典型的典型的PCI支持约支持约10个电气负载，每一个设备对个电气负载，每一个设备对于总线来说就是一个负载，因此，每一个设备可于总线来说就是一个负载，因此，每一个设备可以包括以包括8个个PCI功能。功能。u(3)低功耗，低功耗，PCI技术规范的主要设计目标就是实技术规范的主要设计目标就是实现电流尽可能小的系统设计。现电流尽可能小的系统设计。30(4)(4)在读写传送中可实现突发（在读写传送中可实现突发（burstburst）传送，）传送，3232位位33MHz33MHz的的PCIPCI局部总线在读写传送中可支持局部总线在读写传送中可

19、支持132MB/S132MB/S的峰值传送速率，对于的峰值传送速率，对于6464位位33MHz33MHz的的PCIPCI传送支持传送支持264MB/S264MB/S的峰值传送速率，对于的峰值传送速率，对于6464位位66MHz66MHz的的PCIPCI局部总线，其传送速率可达到局部总线，其传送速率可达到528MB/S528MB/S。(5)(5)支持多达支持多达256256个个PCIPCI局部总线，技术规范提供了对局部总线，技术规范提供了对256256个个PCIPCI局部总线的支持。局部总线的支持。(6)(6)总线速度总线速度:2.0:2.0版规范支持的版规范支持的PCIPCI局部总线速度达到局

20、部总线速度达到33MHz33MHz，2.12.1以上的版本增加了对以上的版本增加了对66MHz66MHz总线操作总线操作的支持。的支持。(7)64(7)64位总线扩展支持。位总线扩展支持。31(8)(8)访问时间快，当停靠在访问时间快，当停靠在PCIPCI局部总线上的主设局部总线上的主设备写备写PCIPCI目标时，在目标时，在33MHz33MHz总线速度下，访问总线速度下，访问时间只需要时间只需要60ns60ns。(9)(9)并行总线操作，桥支持完全总线并行操作，并行总线操作，桥支持完全总线并行操作，与处理器总线、与处理器总线、PCIPCI局部总线和扩展总线同步使局部总线和扩展总线同步使用。用

21、。(10)(10)总线主设备支持总线主设备支持: :全面支持全面支持PCIPCI局部总线主设局部总线主设备，允许同级备，允许同级PCIPCI局部总线访问和通过局部总线访问和通过PCIPCIPCIPCI桥与扩展总线桥访问主存储器和扩展总线设桥与扩展总线桥访问主存储器和扩展总线设备。备。(11)(11)隐式总线仲裁隐式总线仲裁:PCI:PCI局部总线仲裁能够在另一局部总线仲裁能够在另一个总线主设备正在个总线主设备正在PCIPCI局部总线上执行传送时发局部总线上执行传送时发生。生。32(12)(12)引脚数少，一个功能的引脚数少，一个功能的PCIPCI从设备只需从设备只需要要4747个引脚，而主设备

22、只需要个引脚，而主设备只需要4949个引脚。个引脚。(13)(13)交易完整性校验，在地址、命令、数据交易完整性校验，在地址、命令、数据周期上进行奇偶校验。周期上进行奇偶校验。(14)3(14)3类地址空间，即指存储器、类地址空间，即指存储器、I/OI/O和配置和配置空间。空间。(15)(15)自动配置。自动配置。(16)(16)插入卡，规范包括插入卡，规范包括PCIPCI连接器和插入卡连接器和插入卡的定义。的定义。33PCIPCI总线定义总线定义34术语解释术语解释u主设备（主设备（Initiator, Master）n拥有总线控制权拥有总线控制权n发起数据传输发起数据传输u从设备（从设备（

23、slave，target）n又称目标设备又称目标设备n被主设备选中用来进行通信的设备被主设备选中用来进行通信的设备35地址和数据信号地址和数据信号uAD310：地址：地址/数据多路复用的输入数据多路复用的输入/输出信号。输出信号。n在在FRAME#FRAME#有效时，是地址期。在有效时，是地址期。在IRDY#IRDY#和和TRDY#TRDY#同时有同时有效时，是数据期。在效时，是数据期。在FRAME#FRAME#有效的第一个时钟周期是地有效的第一个时钟周期是地址周期，址周期，AD31AD3100线上含有一个线上含有一个3232位的物理地址。对于位的物理地址。对于I/OI/O操作，它是一个字节地

24、址，对于存储器或配置操作，它操作，它是一个字节地址，对于存储器或配置操作，它则是一个双字地址。数据期，则是一个双字地址。数据期，AD7AD700为最低字节，为最低字节，AD31AD312424为最高字节，在数据传输期间内为最高字节，在数据传输期间内IRDY#IRDY#和和TRDY#TRDY#应该同时有效。应该同时有效。uC/BE30：总线命令和字节使能多路复用信号。：总线命令和字节使能多路复用信号。n在地址期中，传输的是总线命令。在数据期内传输的是字节在地址期中，传输的是总线命令。在数据期内传输的是字节使能信号。使能信号。36uPAR：偶校验信号：偶校验信号nParity is even pa

25、rity across AD31:00 and Parity is even parity across AD31:00 and C/BE3:0#.Parity generation is required by all PCI C/BE3:0#.Parity generation is required by all PCI agentsagents37接口控制信号接口控制信号uFRAME#：n帧周期信号。由当前主设备驱动，表示当前主设备一次交帧周期信号。由当前主设备驱动，表示当前主设备一次交易的开始和持续时间。易的开始和持续时间。uIRDY#：n主设备准备好信号。由当前主设备（交易的启动方

26、）驱动，主设备准备好信号。由当前主设备（交易的启动方）驱动，信号的有效表明发起本次传输的设备能够完成交易的当前信号的有效表明发起本次传输的设备能够完成交易的当前数据期。数据期。uTRDY#：n目标设备准备好信号。由当前被寻址的目标驱动，信号有目标设备准备好信号。由当前被寻址的目标驱动，信号有效表示目标设备已经做好了完成当前数据传输的准备工作。效表示目标设备已经做好了完成当前数据传输的准备工作。38uSTOP#：n停止数据传送信号。信号有效时，表示目标设备要求主设停止数据传送信号。信号有效时，表示目标设备要求主设备终止当前的数据传输。备终止当前的数据传输。uLOCK#：n锁定信号。信号有效时，表

27、示一个对桥的原始操作可能需锁定信号。信号有效时，表示一个对桥的原始操作可能需要多个传输才能完成。要多个传输才能完成。uIDSEL：n设备选择信号。信号有效时，表示驱动它的设备成为当前设备选择信号。信号有效时，表示驱动它的设备成为当前交易的目标设备。交易的目标设备。39错误报告信号错误报告信号uPERR#：数据奇偶校验错误报告信号。：数据奇偶校验错误报告信号。n只报告除特殊周期之外的所有只报告除特殊周期之外的所有PCIPCI交易期间的数据奇偶错交易期间的数据奇偶错误。其中数据奇偶错误的产生对于在误。其中数据奇偶错误的产生对于在ADAD总线上驱动地址总线上驱动地址和数据信息的所有和数据信息的所有P

28、CIPCI设备都是强制性的。设备都是强制性的。uSERR#：系统错误报告信号。：系统错误报告信号。n是报告地址奇偶、特殊周期命令的数据奇偶错误以及其它是报告地址奇偶、特殊周期命令的数据奇偶错误以及其它可能引起灾难性后果的系统错误。可能引起灾难性后果的系统错误。40仲裁信号（只有主设备具有）仲裁信号（只有主设备具有）uREQ#：总线占用请求信号。：总线占用请求信号。n信号一旦有效表明驱动它的设备向仲裁器要求使用总线，信号一旦有效表明驱动它的设备向仲裁器要求使用总线，是一个点到点的信号线。是一个点到点的信号线。uGNT#：总线占用允许信号。：总线占用允许信号。n用来向申请占用总线的设备表示其请求已

29、经获得批准，也用来向申请占用总线的设备表示其请求已经获得批准，也是一个点到点的信号线。是一个点到点的信号线。41系统信号系统信号uCLK：时钟信号：时钟信号n所有的所有的PCIPCI输入信号的时钟。输入信号的时钟。n其频率范围为其频率范围为033MHz033MHz或或066MHz066MHz，这一频率称为，这一频率称为PCIPCI的工作频率，对于的工作频率，对于PCIPCI信号，除信号，除RST#RST#、INTA#INTA#、INTB#INTB#、INTC#INTC#、INTD#INTD#之外，其余信号都是在之外，其余信号都是在CLKCLK的上升沿进行的上升沿进行采样的。采样的。uRST#：

30、复位信号。：复位信号。n用来使用来使PCIPCI专用的特性寄存器、配置寄存器等恢复到规定专用的特性寄存器、配置寄存器等恢复到规定的初始状态。至于复位后如何变化不属于的初始状态。至于复位后如何变化不属于PCIPCI规范的范围。规范的范围。n复位时，复位时，PCIPCI的全部输出一般都驱动到第三态。的全部输出一般都驱动到第三态。REQ#REQ#和和GNT#GNT#必须同时驱动到第三态，不能在复位期间为高或为必须同时驱动到第三态，不能在复位期间为高或为低。低。42中断信号中断信号uPCI局部总线中共有四条中断线，分别为局部总线中共有四条中断线，分别为INTA#、INTB#、INTC#、INTD#，其

31、作用是用以请求一，其作用是用以请求一个中断。但是个中断。但是INTB#、INTC#、INTD#只能用于只能用于多功能的多功能的PCI卡申请中断时使用。卡申请中断时使用。u中断功能是可选设置，电平触发，开漏极中断功能是可选设置，电平触发，开漏极43附加信号附加信号uPRSNT12#：卡存在信号。：卡存在信号。n由插件板提供的信号，用来指出由插件板提供的信号，用来指出PCIPCI插卡上是否存在一个插卡上是否存在一个插件板，如果存在就为它提供电流。插件板，如果存在就为它提供电流。uCLKRUN#：时钟运行信号。：时钟运行信号。n可选信号，作为设备的输入信号，用来确定可选信号，作为设备的输入信号，用来

32、确定CLKCLK的状态。的状态。446464位总线扩展信号位总线扩展信号uAD6432：扩展的：扩展的32位地址和数据多路复用线。位地址和数据多路复用线。n在地址周期，如果使用了在地址周期，如果使用了DACDAC命令且命令且REQ64#REQ64#有效时，这有效时，这3232条线上含有条线上含有6464位地址的高位地址的高3232位，否则是保留信号；在数位，否则是保留信号；在数据周期，当据周期，当REQ64#REQ64#和和ACK64#ACK64#同时有效时，这同时有效时，这3232条线上含条线上含有高有高3232位数据。位数据。uC/BE74：扩展总线命令和字节使能多路复用信号：扩展总线命令

33、和字节使能多路复用信号线。线。uREQ64#：64位传输请求信号位传输请求信号n由当前主设备驱动，表示本设备要求采用由当前主设备驱动，表示本设备要求采用6464位通路传输数据。位通路传输数据。uACK64#：64位传输认可。位传输认可。n表明从设备将用表明从设备将用6464位进行传输。位进行传输。uPAR64#：奇偶双字节校验。：奇偶双字节校验。451 1、PCIPCI总线命令总线命令2 2、PCIPCI总线操作时序总线操作时序46PCIPCI总线命令概述总线命令概述u总线命令是用来规定主从设备之间的传输类型的，总线命令是用来规定主从设备之间的传输类型的，它出现于地址周期的它出现于地址周期的C

34、/BE30线上。当一个主线上。当一个主设备获得总线的拥有权时，它就可以启动下表中设备获得总线的拥有权时，它就可以启动下表中的任何一种交易类型。在一个交易的地址周期，的任何一种交易类型。在一个交易的地址周期，命令命令/字节使能总线字节使能总线C/BE30用于表明交易命用于表明交易命令和类型。令和类型。4748PCIPCI总线传输协议总线传输协议uPCI总线传输协议是同步传输协议，所有总线传输协议是同步传输协议，所有PCI操作均同步操作均同步于于PCI时钟，时钟，PCI总线的基本传输规则是突发传输方式。总线的基本传输规则是突发传输方式。PCI总线传输周期由一个地址周期和一个或多个数据周期总线传输周

35、期由一个地址周期和一个或多个数据周期构成构成:u地址周期地址周期:n在地址周期，启动设备指定目标设备在地址周期，启动设备指定目标设备( (在在PCIPCI的的A/DA/D总线上驱动总线上驱动启动地址启动地址) )和传输类型和传输类型( (在在PCIPCI的的C/BE#C/BE#总线上驱动交易类型命总线上驱动交易类型命令令) )，同时发出，同时发出FRAME#FRAME#信号表明有效的地址和命令已经在总线信号表明有效的地址和命令已经在总线上，由于地址周期仅存一拍，所以每个上，由于地址周期仅存一拍，所以每个PCIPCI从设备都需要锁存总从设备都需要锁存总线上的命令，以供随后译码使用。线上的命令，以

36、供随后译码使用。u数据周期数据周期:n启动设备用启动设备用FRAME#FRAME#信号来表示突发传输的持续过程。当启动信号来表示突发传输的持续过程。当启动设备准备完成最后一个数据阶段时，需使设备准备完成最后一个数据阶段时，需使FRAME#FRAME#失效且发出失效且发出IRDY#IRDY#。最后一个数据传完成之后，启动设备将。最后一个数据传完成之后，启动设备将PCIPCI总线还原总线还原至闲置状态至闲置状态( (此时，此时，FRAME#FRAME#和和IRDY#IRDY#均无效均无效) )。49PCI PCI 突发读操作突发读操作50PCI PCI 突发读操作突发读操作51PCI PCI 突发

37、读操作突发读操作5253小结小结u(1)基本的总线传输机制是突发传输，包括一个地基本的总线传输机制是突发传输，包括一个地址周期和若干个数据周期。址周期和若干个数据周期。u(2)除除RST#，INTA#INTD#之外的所有信号都之外的所有信号都是在是在PCI总线时钟上升沿被采样。总线时钟上升沿被采样。u(3)PCI总线上所有的数据传输基本上都是由三条总线上所有的数据传输基本上都是由三条信号线控制，即信号线控制，即FRAME#、IRDY#和和TRDY#。54u(4)当当FRAME#和和IRDY#都无效时，接口处于空闲都无效时，接口处于空闲状态。在状态。在FRAME#信号建立之后的第一个时钟前信号建

38、立之后的第一个时钟前沿是地址期，在这个时钟前沿上传地址和总线命沿是地址期，在这个时钟前沿上传地址和总线命令，下一时钟前沿开始一个或若干个数据周期。令，下一时钟前沿开始一个或若干个数据周期。只有当只有当IRDY#和和TRDY#都有效的时钟沿才能进行都有效的时钟沿才能进行一次数据传输一次数据传输.u(5)无论是主设备还是目标设备，一旦承诺了数据无论是主设备还是目标设备，一旦承诺了数据传输，就必须将本次传输完成。传输，就必须将本次传输完成。u(6)FRAME#撤销而撤销而IRDY#建立，表示主设备准备建立，表示主设备准备好了最后一次数据传输，等到目标设备发出了好了最后一次数据传输，等到目标设备发出了

39、TRDY#信号，就标志着最后一次传输的完成。信号，就标志着最后一次传输的完成。55交易的终止过程交易的终止过程u无论是主设备还是从设备都可以提出终止无论是主设备还是从设备都可以提出终止PCI局部局部总线交易的要求，但是双方都没权单方面的实施总线交易的要求，但是双方都没权单方面的实施交易终止的工作，需要相互配合，传输的最终停交易终止的工作，需要相互配合，传输的最终停止控制要由主设备完成，这是因为交易的结束必止控制要由主设备完成，这是因为交易的结束必须满足系统的要求并且应该是有秩序的，而这只须满足系统的要求并且应该是有秩序的，而这只有主设备才能做到。同时交易的结束标志是有主设备才能做到。同时交易的

40、结束标志是FRAME#信号和信号和IRDY#信号均已撤消而进入总线信号均已撤消而进入总线空闲状态空闲状态56由主设备发起的终止由主设备发起的终止u主设备是通过撤消主设备是通过撤消FRAME#信号并建立信号并建立IRDY#信信号来提出终止请求的。这样做的目的是为了告诉号来提出终止请求的。这样做的目的是为了告诉目标设备，现在已经进入最后数据周期了，此后目标设备，现在已经进入最后数据周期了，此后IRDY#一直保持有效，直到一直保持有效，直到TRDY#信号出现，即信号出现，即开始完成最后一次数据传送，传输结束后将进入开始完成最后一次数据传送，传输结束后将进入总线空闲状态。总线空闲状态。57由目标设备发

41、起的终止由目标设备发起的终止u在大多数情况下，目标设备能够发出或者接收主在大多数情况下，目标设备能够发出或者接收主设备请求的数据直到主设备终止交易。但是，当设备请求的数据直到主设备终止交易。但是，当目标设备不能完成请求时，它可以用目标设备不能完成请求时，它可以用STOP#信号信号发起交易终止。目标设备用发起交易终止。目标设备用STOP#信号和其它信信号和其它信号的不同组合来向主设备表明导致终止的情况。号的不同组合来向主设备表明导致终止的情况。58总线仲裁总线仲裁uSince the PCI Bus accommodates multiple masters any of which could

42、 request the use of the bus at any time there must be a mechanism that allocates use of bus resources in a reasonable way and resolves conflicts among multiple masters wishing to use the bus simultaneously. Fundamentally, this is called bus arbitration.596061仲裁过程仲裁过程uPCI总线的仲裁机制是基于访问的而不是基于时间总线的仲裁机制是基

43、于访问的而不是基于时间的，总线管理必须为总线上的每一个访问进行仲的，总线管理必须为总线上的每一个访问进行仲裁，即一个总线主设备要想在总线上进行访问，裁，即一个总线主设备要想在总线上进行访问，就必须提出仲裁要求，每个主设备都有自己的就必须提出仲裁要求，每个主设备都有自己的REQ#请求信号线和请求信号线和GNT#批准信号线，要想得到批准信号线，要想得到总线的控制权，必须履行相应的请求。总线的控制权，必须履行相应的请求。uPCI局部总线仲裁主要利用局部总线仲裁主要利用REQ#和和GNT#两个信两个信号线实现，前者用于某一设备占用总线的请求，号线实现，前者用于某一设备占用总线的请求，后者用于允许某一设

44、备占用总线的应答信号。后者用于允许某一设备占用总线的应答信号。62总线仲裁规则基本要求如下：总线仲裁规则基本要求如下：u(1)对总线所有权提出申请的设备必须具备立刻开对总线所有权提出申请的设备必须具备立刻开始总线周期的能力。如果被授予总线所有权后始总线周期的能力。如果被授予总线所有权后(GNT#有效有效)，主设备不能开始总线操作，它应放，主设备不能开始总线操作，它应放弃所有权，而由中央仲裁器重新仲裁，如果该设弃所有权，而由中央仲裁器重新仲裁，如果该设备不放弃所有权，且在第备不放弃所有权，且在第16个个CLK周期仍不能开周期仍不能开始操作，中央仲裁器则认为该主设备为始操作，中央仲裁器则认为该主设

45、备为“死设死设备备”，以后不再授予其总线所有权。，以后不再授予其总线所有权。u(2)被授予总线所有权的主设备应在被授予总线所有权的主设备应在8个个CLK(推荐推荐为为2-3个个)周期内，驱动周期内，驱动AD310信号线和信号线和C/BE30信号线至稳定电平；在信号线至稳定电平；在9个个CLK(推荐推荐为为3-4个个)周期内驱动周期内驱动PAR信号至确定电平。信号至确定电平。63u(3)当一个主设备拥有总线所有权时当一个主设备拥有总线所有权时(REQ#和和GNT#都都有效有效)，若中央仲裁器想把总线所有权转交给另外一个，若中央仲裁器想把总线所有权转交给另外一个主设备，它将置当前设备的主设备，它将

46、置当前设备的GNT#无效，此时有二种无效，此时有二种情况情况:n当前主设备正在进行操作当前主设备正在进行操作(FRAME#(FRAME#有效有效) )，那么在当前主，那么在当前主设备完成操作后，交回总线所有权。设备完成操作后，交回总线所有权。n当前主设备处于空闲期当前主设备处于空闲期(FRAME#(FRAME#和和IRDY#IRDY#均无效均无效) )，它将，它将立刻交回所有权。立刻交回所有权。u(4)PCI主设备可在任何需要时刻对总线提出申请，主设备可在任何需要时刻对总线提出申请，REQ#有效后，也可以在任何时刻撤回申请。但在一个有效后，也可以在任何时刻撤回申请。但在一个操作周期如果发生重试

47、、断开、目标设备故障引起的操作周期如果发生重试、断开、目标设备故障引起的操作中止，操作中止，REQ#必须置为无效。必须置为无效。u(5)若总线不是空闲状态，一个主设备的若总线不是空闲状态，一个主设备的GNT#无效和无效和下一个主设备的下一个主设备的GNT#有效之间至少应有一个有效之间至少应有一个CLK周期，周期，否则会在否则会在AD和和PAR信号线上出现时序冲突。信号线上出现时序冲突。64仲裁是隐含的，即一次仲裁可以在上一次访问仲裁是隐含的，即一次仲裁可以在上一次访问期间完成，使得仲裁的实现不必占用期间完成，使得仲裁的实现不必占用PCIPCI总线周总线周期。但是，如果在总线空闲期，就不一定采用

48、期。但是，如果在总线空闲期，就不一定采用隐含方式了。隐含方式了。在任意时刻，可能有一个或多个在任意时刻，可能有一个或多个PCIPCI局部总线主局部总线主设备要求使用设备要求使用PCIPCI局部总线，以将数据传送给另局部总线，以将数据传送给另一个一个PCIPCI设备。每一个发出请求的主设备使其设备。每一个发出请求的主设备使其REQ#REQ#信号有效（低电平），通知总线仲裁器它信号有效（低电平），通知总线仲裁器它正在请求使用总线。所以中心仲裁机构必须实正在请求使用总线。所以中心仲裁机构必须实现一定的特殊算法，因为它是最坏情况下的仲现一定的特殊算法，因为它是最坏情况下的仲裁基础，通常采用轮转优先级等

49、仲裁算法。在裁基础，通常采用轮转优先级等仲裁算法。在实施中，系统设计者可以选择或修改算法。实施中，系统设计者可以选择或修改算法。651 1、PCIPCI信号环境和电平转换信号环境和电平转换2 2、PCIPCI总线对负载的要求总线对负载的要求3 3、PCIPCI插卡设计插卡设计4 4、PCIPCI即插即用即插即用66概述概述uPCI局部总线的电气规范中提供了局部总线的电气规范中提供了5V和和3.3V两种两种信号环境，二者不能混合使用，即对某一信号环境，二者不能混合使用，即对某一PCI总线总线系统，所有器件必须使用同一信号规则。但是，系统，所有器件必须使用同一信号规则。但是，通过设计是可以使通过设

50、计是可以使5V的元件工作于的元件工作于3.3V的信号环的信号环境的，反之亦然。元件可以混合使用，但信号环境的，反之亦然。元件可以混合使用，但信号环境必须是境必须是5V或或3.3V中的一个。中的一个。u66MHz PCI只能用只能用3.3V信号。信号。675V5V和和3.3V3.3V信号信号68PCIPCI总线采用无端接方式，信号的传输通过总线采用无端接方式，信号的传输通过反射波实现。反射波实现。u当总线驱动器驱动某一信号时往往只将信号电平当总线驱动器驱动某一信号时往往只将信号电平驱动到实际所需电平的一半，信号传送到终点时驱动到实际所需电平的一半，信号传送到终点时反射回来，从而使得信号电平加倍，

51、达到驱动所反射回来，从而使得信号电平加倍，达到驱动所需的电平。当总线工作于需的电平。当总线工作于33MHz时，信号往返的时，信号往返的时间不得超过时间不得超过10ns，这种信号传输要求驱动器的，这种信号传输要求驱动器的输出阻抗与被驱动总线的特性阻抗相匹配。输出阻抗与被驱动总线的特性阻抗相匹配。69uEach wire on the PCI bus is a non-terminated transmission line, which causes signals to reflect over the length of the trace.uValid voltage levels are

52、 obtained after one reflection; this reduces the cost of PCI by not requiring high-powered output drivers.707132-bit PCI expansion card connector32-bit PCI expansion card connector7264-bit PCI expansion card connector64-bit PCI expansion card connector73PCIPCI总线对负载要求十分严格。总线上允许总线对负载要求十分严格。总线上允许最多最多10

53、10个电气负载。个电气负载。u主板作为主板作为1个负载。个负载。u每条插槽算作两个负责。每条插槽算作两个负责。u多数主板上具有两个多数主板上具有两个PCI设备，因此设备，因此PC机主板上机主板上通常只允许通常只允许4个插卡。个插卡。u超出以上限制的设计都需要一个超出以上限制的设计都需要一个PCIPCI桥来保桥来保证系统的可靠性。证系统的可靠性。74布局和布线布局和布线75布线布线uTrace lengthn All 32-bit PCI signals must be no more than All 32-bit PCI signals must be no more than 1.51.5

54、n All 64-bit ext. signals must be no more than All 64-bit ext. signals must be no more than 2.02.0u Clock trace must be exactly 2.5 ( 0.1)n Routed to only one loadRouted to only one loadn Needed for clock-skew controlNeeded for clock-skew controluPCI device requirementsn One pin per signal!One pin p

55、er signal!n Max input capacitance is 10pF (unless the Max input capacitance is 10pF (unless the device is on the motherboard, where 16pF is OK)device is on the motherboard, where 16pF is OK)76The Plug-and-Play ConceptThe Plug-and-Play Concept77To make PNP possible in PCI, each PCI To make PNP possib

56、le in PCI, each PCI device maintains a 256-device maintains a 256-byteconfiguration spacebyteconfiguration spaceu The first 64 bytes are predefined in the PCI spec and contain standard informationu The upper 192 bytes may be used to store device specific information7879PCI 2.2 PCI 2.2 规范要求参数规范要求参数80

57、这些参数配置将保存在一片这些参数配置将保存在一片EEPROMEEPROM中，中，由由PCIPCI接口芯片在上电时读入，完成参数的接口芯片在上电时读入，完成参数的设置，从而实现即插即用。设置，从而实现即插即用。81注意注意u“即插即用即插即用”不等于不等于“热插拔热插拔”82Overview of PCI VariationsOverview of PCI VariationsuAs a well-defined standard, PCI and its various flavors have been widely adopted by many industries that requi

58、re high-bandwidth data systemsn Industrial computingIndustrial computingn Datacom and telecomDatacom and telecomn Portable systemsPortable systemsn Desktop systemsDesktop systems83PCI Variations PCI Variations （Same Protocol Same Protocol ，Different Form Factor)Different Form Factor)uPMCn PCI in a m

59、ezzanine form factorPCI in a mezzanine form factoruCompact PCIn PCI in a Eurocard (VME-style) form factorPCI in a Eurocard (VME-style) form factorn Used as a passive backplaneUsed as a passive backplanen Used in physically rugged environments such as Used in physically rugged environments such as in

60、dustrial and telecom systemsindustrial and telecom systemsuMini PCIn New proposed PCI standard for portable systemsNew proposed PCI standard for portable systems84PCI PCI （Modified ProtocolModified Protocol）uCardBusn PCI in a PCMCIA form factor (portable systems)PCI in a PCMCIA form factor (portable