基于误差修正算法的并行交替采样

1、基于误差修正算法的并行交替采样    基于误差修正算法的并行交替采样ADC的应用     并行交替采样ADC原理并行交替采样ADC(Time-interleaved ADC, TI-ADC)结构能够将多片相对低采样率的ADC芯片组合起来构成高采样率系统.TI-ADC的缺陷由于制造工艺的原因,通道间失配误差会降低整个TI-ADC系统的SNR和SFDR. 三种失配误差:偏置误差(Offset Error)增益误差(Gain Error)采样间隔误差(Timing-skew Error)增益误差(Gain Mismatc

2、h) 增益失配的示意图增益失配的时域和频域分析时域分析频域分析基本误差信号周期等于单个ADC采样周期(fs/M)误差信号的幅度被输入正弦信号的幅度所调制最大误差发生在输入正弦波的峰值处误差信号的包络线频率等于输入正弦波频率频域中的噪声峰: f noise = fin + k x fs/M噪声频率与输入信号频率相关 噪声频率与采样频率相关k = i/M采样间隔误差(Phase Mismatch)时钟相位失配的示意图时钟相位失配的时域和频域分析时域分析频域分析基本误差信号周期等于单个ADC采样周期(fs/M)误差信号的幅度被输入正弦信号的导数所调制最大误差发生在输入正弦波的过零处误差信号的包络线频

3、率等于输入正弦波频率,但相 相位与增益误差信号相差90度频域中的噪声峰: f noise = fin + k x fs/M噪声频率与输入信号频率相关噪声频率与采样频率相关k = i/M偏置误差(Offset Mismatch)偏置失配的示意图偏置失配的时域和频域分析时域分析频域分析误差与输入信号在时域和频域均无关误差信号周期等于单个ADC采样周期频域中的噪声峰: f noise = k x fs/m噪声频率与采样频率相关k = i/M三种误差的总效应Total Mismatch error:增益和时间相位误差:偏置误差:数字后处理系统框图数字后处理算法研究误差估计算法误差修正算法混合滤波器组系

4、统分析TI-ADCTI-ADC:TI-ADC重构滤波器(1)假设x(t)是1st Nyquist内的带限信号,则y(n)的Fourier transformation可以写成:其中:TI-ADC重构滤波器(2)重构滤波器:其中与 (m+1)k 是 矩阵 A-1(d)的元素TI-ADC重构滤波器(3)重构滤波器的冲激响应TI-ADC重构滤波器(4)重构滤波器组的多相实现结构:频率相关的修正方法TI-ADC硬件设计Offset Error: (LSB)18.9 9.0 19.1 14.0Gain Error: (%)0 -2.01 -1.57 -0.80Time Error: (ps)0 -2.6

5、 15.1 37.6修正前:SINAD = 40.1dBSFDR = 41.0dB修正后:SINAD = 66.4dBSFDR = 92.1dB8bit 4Gsps TIADC(1)8bit 4Gsps TIADCAT84AD001BADC数据接收和存储8bit 4Gsps TIADC(2)模拟前端:功分器+变压器多相时钟产生:集成锁相环+延迟线 高速LVDS信号接收8bit 4Gsps TIADC (3)Fin = 803.0MHzOffset Error: (LSB)0 -3.78 -10.66 -3.38Gain Error: (%)0 -2.65 -0.48 -1.69Time Err

6、or: (ps)0 -39.63 -22.91 -81.22修正前:SINAD = 17.3dBSFDR = 19.4dB修正后:SINAD = 35.4dBSFDR = 50.8dB8bit 500Msps TIADC(1)8bit 500Msps TIADCAD9480ADC数据接收和存储8bit 500Msps TIADC(2)模拟前端:可变增益放大器多相时钟产生:集成锁相环DDR SDRAM大容量数据缓存8bit 4Gsps TIADC (3)Fin = 50.0MHzOffset Error: (LSB)0 -4.1Gain Error: (%)0 1.006 Time Error: (ps)0 47.3 修正前:SINAD = 35.5dBSFDR = 35.2dB修正后:SINAD = 44.6dBSFDR = 62.8dBThanks !一个M通道TI-ADC系统由M个ADC转换通道构成,每个转换通道的采样率为fs/M,采样相位差为2pi/M,各通道采样同一个模拟信号,将转换结果按采样顺序排列,最终数据的等