半导体工艺基础第十章

1、 大规模集成电路的制造技术涉及面极广，具有大规模集成电路的制造技术涉及面极广，具有 的性质，其发展依赖于基础材料、器件物理、工艺原理、精密的性质，其发展依赖于基础材料、器件物理、工艺原理、精密光学、电子光学、离子光学、计算机技术、超净和超纯技术、光学、电子光学、离子光学、计算机技术、超净和超纯技术、真空技术、自动控制、精密机械、冶金化工等方面的成果。真空技术、自动控制、精密机械、冶金化工等方面的成果。 一、集成电路发展简史一、集成电路发展简史 58年，锗年，锗 IC 59年，硅年，硅 IC 61年，年，SSI（10 100 个元件个元件/ /芯片），芯片），RTL 62年，年，MOS IC ，

2、TTL ，ECL 63年，年，CMOS IC 64年，线性年，线性 IC 65年，年，MSI （100 3000个元件个元件/ /芯片）芯片） 69年，年，CCD 70年，年，LSI （3000 10万个元件万个元件/ /芯片），芯片），1K DRAM 71年，年，8位位 MPU IC，4004 72年，年，4K DRAM，I2L IC 77年，年，VLSI（10万万 300万个元件万个元件/ /芯片），芯片），64K DRAM ， 16位位 MPU 80年，年，256K DRAM ，2 m 84年，年，1M DRAM ，1 m 85年，年，32 位位 MPU ，M 68020 86年，年，U

3、LSI（300万万 10亿个元件亿个元件/ /芯片），芯片）， 4M DRAM ( 8106, 91mm2, 0.8 m, 150 mm ) ， 于于 89 年开始商业化生产，年开始商业化生产，95年达到生产顶峰。主要工年达到生产顶峰。主要工 艺技术：艺技术：g 线（线（436nm）步进光刻机、）步进光刻机、1：10 投影曝光、投影曝光、 负性胶负性胶 正性胶、各向异性干法腐蚀、正性胶、各向异性干法腐蚀、LOCOS 元件元件 隔离技术、隔离技术、LDD 结构、浅结注入、薄栅绝缘层、多晶结构、浅结注入、薄栅绝缘层、多晶 硅或难熔金属硅化物、多层薄膜工艺等。硅或难熔金属硅化物、多层薄膜工艺等。 8

4、8年，年，16M DRAM（3107, 135mm2, 0.5 m, 200mm），）， 于于 92 年开始商业化生产，年开始商业化生产，97 年达到生产顶峰。主要年达到生产顶峰。主要 工艺技术：工艺技术：i 线（线（365nm）步进光刻机、选择）步进光刻机、选择 CVD 工艺、工艺、 多晶硅化物、难熔金属硅化物多层布线、接触埋入、多晶硅化物、难熔金属硅化物多层布线、接触埋入、 化学机械抛光（化学机械抛光（CMP）工艺等。）工艺等。 91年，年，64M DRAM（1.4108, 198 mm2, 0.35 m, 200mm），）， 于于 94 年开始商业化生产，年开始商业化生产，99 年达到生

5、产顶峰。主要年达到生产顶峰。主要 工艺技术：工艺技术：i 线步进光刻机、相移掩模技术、低温平线步进光刻机、相移掩模技术、低温平 面化工艺、全干法低损伤刻蚀、加大存储电容工艺、面化工艺、全干法低损伤刻蚀、加大存储电容工艺、 增强型隔离、增强型隔离、RTP/ /RTA工艺、高性能浅结、工艺、高性能浅结、CMP 工艺、生产现场粒子监控工艺等。工艺、生产现场粒子监控工艺等。 92年，年，256M DRAM（5.6108, 400 mm2, 0.25 m, 200mm），）， 于于 98 年开始商业化生产，年开始商业化生产，2002 年达到生产顶峰。年达到生产顶峰。 主要工艺技术：准分子激光（主要工艺技

6、术：准分子激光（248 nm）步进光刻机、）步进光刻机、 相移掩模技术、无机真空兼容全干法光刻胶、相移掩模技术、无机真空兼容全干法光刻胶、 10亿个元件亿个元件/ /芯片），芯片）， 1G DRAM（2.2109, 700 mm2, 0.18 m, 200mm），）， 2000 年开始商业化生产，年开始商业化生产，2004 年达到生产顶峰。年达到生产顶峰。 主要工艺技术：主要工艺技术：X 射线光刻机、超浅结（射线光刻机、超浅结（0.05 m ）、）、 高介电常数铁电介质工艺、高介电常数铁电介质工艺、SiC 异质结工艺、现场异质结工艺、现场 真空连接工艺、实时控制工艺的全面自动化等。真空连接工艺

7、、实时控制工艺的全面自动化等。 97年，年，4 G DRAM（8.8109, 986mm2, 0.13 m, 300 mm），）， 2003年进入商业化生产。年进入商业化生产。 二、集成电路的发展规律二、集成电路的发展规律 集成电路工业发展的一个重要规律即所谓集成电路工业发展的一个重要规律即所谓 。 Intel 公司的创始人之一戈登公司的创始人之一戈登摩尔先生在摩尔先生在1965年年4月月19日日发表于发表于电子学杂志电子学杂志上的文章中提出，集成电路的能力将每上的文章中提出，集成电路的能力将每年翻一番。年翻一番。1975 年，他对此提法做了修正，称集成电路的能年，他对此提法做了修正，称集成电

8、路的能力将每两年翻一番。力将每两年翻一番。 摩尔定律现在的表达是：在价格不变的情况下，摩尔定律现在的表达是：在价格不变的情况下， 60年：年：0.5 英寸，英寸， 65年：年：1 英寸，英寸， 70年：年：2 英寸，英寸， 75年：年：3 英寸，英寸， 80年：年：4 英寸，英寸， 90年：年：6 英寸，英寸， 95年：年：8 英寸（英寸（200 mm ），）， 2000年：年：12 英寸（英寸（300 mm）。）。 三、集成电路的发展展望三、集成电路的发展展望 目标：集成度目标：集成度 、可靠性、可靠性 、速度、速度 、功耗、功耗 、成本、成本 努力方向：线宽努力方向：线宽 、晶片直径、晶片

9、直径 、设计技术、设计技术 1992 1995 1998 2001 2004 2007 比特比特/ / 芯片芯片 16 M 64 M 256 M 1 G 4 G 16 G特征尺寸特征尺寸（m） 0.5 0.35 0.25 0.18 0.12 0.07晶片直径晶片直径（mm） 200 200 200 400 200 400 200 400 200 400美国美国 1992 2007 年半导体技术发展规划年半导体技术发展规划美国美国 1997 2012 年半导体技术发展规划年半导体技术发展规划（p.153，表，表 7.1） 1997 1999 2001 2003 2006 2009 2012 比特

10、比特/ / 芯片芯片 256M1 G4 G 16 G 64 G256 G特征尺寸特征尺寸（ m）0.250.180.150.130.10.070.05晶片直径晶片直径（mm）200300300300300450450我国国防科工委对世界硅微电子技术发展的预测我国国防科工委对世界硅微电子技术发展的预测 2000 2010 2020 集成度集成度 1 G 64 G 256 G 特征尺寸特征尺寸（ m） 0.18 0.10 0.07 0.05 0.01 晶片直径晶片直径（mm） 300 400 450 可以看出，专家们认为，可以看出，专家们认为，即集成度每即集成度每 3 年乘以年乘以 4 ，而线宽则

11、是每，而线宽则是每 6年下降一半。年下降一半。 目前硅器件与集成电路占了目前硅器件与集成电路占了 2000多亿美元的多亿美元的半导体市场的半导体市场的 95% 以上。以上。 1、单片系统集成（、单片系统集成（SOC） 2、整硅片集成（、整硅片集成（WSI） 3、半定制电路的设计方法、半定制电路的设计方法 4、微电子机械系统（、微电子机械系统（MEMS） 5、真空微电子技术、真空微电子技术 四、集成电路发展面临的问题四、集成电路发展面临的问题 如热力学限制。由于热扰动的影响，对数字逻辑系统，开如热力学限制。由于热扰动的影响，对数字逻辑系统，开关能量至少应满足关能量至少应满足 ES 4kT = 1

12、.6510 -20 J 。当沟道长度为。当沟道长度为 0.1 m 时，开关能量约为时，开关能量约为 510 -18 J。在亚微米范围，从热力学的。在亚微米范围，从热力学的角度暂时不会遇到麻烦。角度暂时不会遇到麻烦。 又如加工尺度限制，显然原子尺寸是又如加工尺度限制，显然原子尺寸是最小可加工单位，但现在的最小加工单位远远大于这个数值。最小可加工单位，但现在的最小加工单位远远大于这个数值。 硅材料较低的迁移率将是影响硅材料较低的迁移率将是影响 IC 发展的一个重要障碍。发展的一个重要障碍。 包括电路限制、测试限制、互连限制、管脚数量限制、散包括电路限制、测试限制、互连限制、管脚数量限制、散热限制、

13、内部寄生耦合限制等。热限制、内部寄生耦合限制等。截止到截止到 2003 年底，已投产的年底，已投产的 5、6、8、12 英寸集成电路英寸集成电路芯片生产线共有芯片生产线共有18条，芯片生产线的总投资额约条，芯片生产线的总投资额约 100亿美元。亿美元。其中：其中：12 英寸线英寸线 1 条、产能约为条、产能约为 2 万片万片/ /月；月；8 英寸线英寸线 6 条、总条、总产能约为产能约为 23万片万片/ /月；月；6 英寸线英寸线 5 条、总产能约为条、总产能约为 18 万片万片/ /月；月；5 英寸线英寸线 6 条、总产能约为条、总产能约为 13 万片万片/ /月，包括月，包括 3、4 英寸

14、生产线英寸生产线在内的制造企业共有在内的制造企业共有 56 家。家。 器件设计器件设计 封装封装电路设计电路设计材料制备材料制备CrystalGrowthSlicingGraphite HeaterSi MeltSi CrystalPolishingWaferingHigh Temp.AnnealingFurnaceAnnealed WaferDefect FreeSurface byAnnealing(Surface Improvement）Surface DefectMapPolished Wafer 横向加工：图形的产生与转移（又称为光刻，包括曝光、横向加工：图形的产生与转移（又称为光刻

15、，包括曝光、 显影、刻蚀等）显影、刻蚀等） 纵向加工：掺杂（扩散、离子注入），纵向加工：掺杂（扩散、离子注入）， 薄膜制备（热氧化、蒸发、溅射、薄膜制备（热氧化、蒸发、溅射、CVD 等）等） 芯片制造芯片制造涂光刻胶（正）涂光刻胶（正）选择曝光选择曝光热氧化热氧化SiO2一、一、 PN 结的制造工艺流程结的制造工艺流程去胶去胶掺杂掺杂显影（第显影（第 1 次图形转移）次图形转移）刻蚀（第刻蚀（第 2 次图形转移）次图形转移）NP蒸发镀蒸发镀 Al 膜膜光刻光刻 Al 电极电极CVD 淀积淀积 SiO2 膜膜光刻引线孔光刻引线孔 衬底制备衬底制备 热氧化热氧化 隐埋层光刻隐埋层光刻 隐埋隐埋层扩

16、散层扩散 外延淀积外延淀积 热氧化热氧化 隔离光刻隔离光刻 隔隔离扩散离扩散 热氧化热氧化 基区光刻基区光刻 基区扩散基区扩散 再分布再分布及氧化及氧化 发射区光刻发射区光刻 （背面掺金）（背面掺金） 发射区扩发射区扩散散 再分布及氧化再分布及氧化 接触孔光刻接触孔光刻 铝淀积铝淀积 反反刻铝刻铝 铝合金铝合金 淀积钝化层淀积钝化层 压焊块光刻压焊块光刻 中测中测 1、衬底选择、衬底选择 选用选用P型衬底，为提高隔离结的击穿电压同时也不使外延层型衬底，为提高隔离结的击穿电压同时也不使外延层在后续工艺中下推太多，在后续工艺中下推太多， sub 选为选为 10 .cm，晶向为（，晶向为（111）。

17、）。 杂质选择原则：杂质固杂质选择原则：杂质固溶度大，以使集电极串联电溶度大，以使集电极串联电阻降低；高温时在硅中的扩阻降低；高温时在硅中的扩散系数要小，以减小外延时散系数要小，以减小外延时埋层杂质上推到外延层的距埋层杂质上推到外延层的距离；与硅衬底的晶格匹配好，离；与硅衬底的晶格匹配好，以减小应力。最理想的隐埋以减小应力。最理想的隐埋层杂质为层杂质为 As 。 2、第、第 1 次光刻与次光刻与 N+ 隐埋层扩散隐埋层扩散 设计参数包括外延层厚度设计参数包括外延层厚度 Tepi 和和 epi 。为了使。为了使 CTC 小，击穿小，击穿电压电压 BVCBO高，以及在以后的热处理过程中外延层下推的

18、距离小，高，以及在以后的热处理过程中外延层下推的距离小， epi 应选得高一些；为了使集电极串联电阻应选得高一些；为了使集电极串联电阻 rCS小及饱和电压小及饱和电压 VCES 小，又希望小，又希望 epi 低一些。这两者是矛盾的，需加以折衷。低一些。这两者是矛盾的，需加以折衷。 对于模拟电路而言，对于模拟电路而言，主要考虑工作电压。工作主要考虑工作电压。工作电压越高，电压越高， epi 也应选得越也应选得越高，相应高，相应 Tepi 也较大，一也较大，一般模拟电路的外延层电阻般模拟电路的外延层电阻率率 epi = 0.5 5 .cm，厚度，厚度 Tepi = 7 17 m。3、外延层淀积、外

19、延层淀积 对于对于 TTL电路来说，电源电压电路来说，电源电压 VCC = 5V，所以对，所以对 BVCBO 的要的要求不高，但对求不高，但对 rCS 的要求较高，所以可选的要求较高，所以可选 epi = 0.2 .cm，相应的，相应的厚度也较小，厚度也较小，Tepi = 3 7 m； 4、第、第 2 次光刻与次光刻与 P+ 隔离扩散隔离扩散 在硅衬底上形成孤立的外延层岛，实现各元件间的电绝缘。在硅衬底上形成孤立的外延层岛，实现各元件间的电绝缘。隔离方法有：反偏隔离方法有：反偏 PN 结隔离、介质隔离、结隔离、介质隔离、PN 结结-介质混合隔离介质混合隔离等。各种隔离方法均有其优缺点。其中，等。各种隔离方法均有其优缺点。其中， PN 结隔离工艺简单，结隔离工艺简单，是最常用的隔离方法。是最常用的隔离方法。 PN 结隔离的扩散温度结隔离的扩散温度高（高（1150），扩散时间长），扩散时间长（2 3 h），结深达），结深达 5 7 m。此工艺为标准隐埋集。此工艺为标准隐埋集电极隔离工艺。在集成电路电极隔离工艺。在集成电路中，中，P 型衬底接最负电位，型衬底接最负电位，以使隔离结处于反偏，达到以使隔离结处于反偏，达到各岛间电绝缘的目的。各岛间电绝缘的目的。 5、第、第 3 次光刻与次光刻与