实验三组合逻辑电路的设计(编码器和译码器)

1、实验三 组合逻辑电路的设计（编码器和译码器）、实验目的1 掌握用 SSI 器件设计组合逻辑电路的方法。2 熟悉各种常用 MSI 组合逻辑电路的功能与使用方法。3 掌握多片 MSI 组合逻辑电路的级联、 功能扩展。4 掌握用编码器、 译码器设计组合逻辑电路。5 培养查找和排除数字电路常见故障的初步能力。、实验器件1 数字信源状态分析实验箱。2 双踪示波器、 万用表。3 74LS00、 74LS20、 74LS148、 74LS138、 74LS139。三、实验原理组合逻辑电路是最常见的逻辑电路， 其特点是在任何时刻电路的输出信号 仅取决于该时刻的输入信号， 而与信号作用前电路原来所处的状态无关。

2、 组合 逻辑电路的设计，就是如何根据逻辑功能的要求及器件资源情况， 设计出实现 该功能的最佳电路。在采用小规模器件（ SSI） 进行设计时， 通常将函数化简成最简与或表 达式， 使其包含的乘积项最少， 且每个乘积项所包含的因子数也最少。 最后 根据所采用的器件的类型进行适当的函数表达式变换， 如变换成与非与非表 达式、或非一或非表达式与或非表达式及异或表达式等。在数字系统中，常用的中规模集成器件（MSl）产品有编码器、译码器、全 加器、 数据选择 / 分配器、 数值比较器等。 用这些功能器件实现组合逻辑函 数， 基本采用逻辑函数对比方法。 因为每一种中规模集成器件都具有某种确定 的逻辑功能，

3、都可以写出其输出和输入关系的逻辑函数表达式。 在进行设计时， 可以将要实现的逻辑函数表达式进行变换， 尽可能变换成与某些中规模集成器 件的逻辑函数表达式类似的形式。组合电路的设计是由给定的逻辑功能要求，设计出实现该功能的逻辑电路，设计过程大致按下列步骤进行：（1） 分析设计要求，把用文字描述的形式的设计要求抽象成输入、输出变量 的逻辑关系；（2） 根据分析出的逻辑关系，通过真值表或其他方式列出逻辑函数表达式；（3） 根据题目提供给你的芯片，将逻辑函数化简到所需要的函数式；（4）画出逻辑电路图或电路原理图。下面介绍常用的编码器和译码器：74LS148 （8-3线优先编码器）、74LS138 （三

4、一八译码器）、74LS139 （二一四译码器）。74LS148编码器的引脚图及逻辑功能表分别如图1和表1所示。 编码器74LS148有8个输入端匚-匸，三个二进制码输出端均、FC,，输入使能端ST，输出使能端YS和优先编码工作状态标志岭r。优先级分别从心个人递减。是将输入端T -T这8个状态分别编成二进制码输出图1编码器74LS148引脚图 17 ILSl IS功能衣InPUtSOUtPUtSSTTlATIYIKKrys1XXXXXXXX11I11011I11111II1100XX淀XX0000010XXXXKX0I00I0I0XXXXX0110I00I0XXXX010I10I0XXX011)

5、Ii000I0XX01II1I010I0X011I1II00I001III111II0I74LS138译码器的引脚图及逻辑功能表分别如图 2和表2示。其中A、 B、C为地址输入端，Yo丫7是译码输出端，G1, G2是使能端。 二进制译 码器能方便地实现逻辑函数，如图3所示，实现的逻辑函数是Z = ATiC + AiiC + AHC + ARCI用IS14Il12-IC 2Ck fiIi)>i IlJIJ45FVw VU Yl Y2 Vi Y4 Y VeAftC G3A Ci汕 Ol ¥7 CiNDYo YI Y2 Y3 Y4 Y5 Y6 Y774LS138A n C GI &l

6、t;12IIIlABCl CJ2图 23 8 i½ 74LS138 'J W(阳374LS138实现逻辑HlOInY2Y3A000仆¢)¢)O00000O74LS139译码器的引脚图及逻辑功能表分别如图 4和表3示。它是由两个结构完全相同且独立的2-4译码器组成，每个2-4译码器各有2个输入端、4个输出端和一个使能控制端衣37LS139功能表图471LS139引脚图对于MSl组合逻辑电路的设计是以所用 MSl个数最少、 品种最少， 同时 MSl间的连线也最少作为最基本的原则。四、实验内容P"F"ffit Al BI IYt IVIi I

7、YI 1,l C1.用74LS138实现一位全减器CO-向高位的借位Y-两位数之差C1-来自低位的借位。真值表如下：其中 A2=A0 A1=A1; Ao=CIOtIrPutSEnabkSCkCtInputsOUtPUtSEnabICSeIeCtGlG2AG2BCBAYOYlY2Y3Y4Y5Y6Y7X1I斗XX11J111110冥XXXXIIII1111000)0011111I110000)I0I1111I00010II0111111000111110I11110010QI11I011110010111111011100110IIII11Q110(1111III11(27 ILSl 38 JfI

8、nx<A2AIAOYCO00000001 1 00101 00110110010101011100111111所以 Y=m1+m2+m4+m7; CO=m3+m5+m6+m7°由逻辑表达式可知，其逻辑图如下：图574LS138实现一位全减器逻辑图根据图5所示所示的逻辑图，在 MuItiSim环境下搭接电路图如图6所示， 在图6所示的电路中，指示灯 X3,X4和X5用于指示输入的逻辑电平,指示灯X1 和X2用于指示输出的逻辑电平。图674LS138实现全减器电路图在图6所示的电路中，指示灯灭表示低电平，指示灯亮表示高电平。当 A2, A1, A0输入不同的电平时，其仿真结果如图

9、7所示。图7所对应的输入输出结 果如表5所示。A2AlAOYCOOOO00O110O1M10O110111OPO101O10111001111 11! X表574LS138实现一位全减器真值表? 9 8O3JO 罩睪第 VV YTQ Y*I.YOV9 YT AoOADr準"Ao÷Ap ?轴拿 Ala- ¾> 第A14H9 BTA1半 ? >A20-箪華羊图7 74LS138实现全减器仿真结果由图7和表5的测试结果可知，74LS138实现全减器的测量结果与表5的真 值表完全一致，说明图5所示的逻辑图完全正确 2、用74LS139实现奇偶校验电路（三输入端

10、二输出端）F1为偶，F2为奇，真值表如下：表6 74LS139实现奇偶校验电路真值表2l0FIF20001000101010010111010001101101101011101AE偶吗验输出由其真值表可知，其逻辑图如下:A2AIAO图874LS139实现奇偶校验电路逻辑图根据图8所示所示的逻辑图，在 MuItiSim环境下搭接电路图如图9所示， 在图9所示的电路中，指示灯X3,X4和X5用于指示输入的逻辑电平指示灯，X1 和X2用于指示输出的逻辑电平。图974LS139实现奇偶校验电路仿真图XlC i vD2MLUNU?Bf4l S7-NIX?在图9所示的电路中，指示灯灭表示低电平，指示灯亮

11、表示高电平。当A2,A1, A0输入不同的电平时，其仿真结果如图10所示。图10所对应的输入输出结果如表7所示。F2OF2-F24-F2QF2幸F2OF29F2幸 Fl辛F1O- Ho .H n7 .H<T H 9. ?工lAO9AP*lA0.QAPl>Ao-l Mo- OT1lAllAlQAI(A1-<-l'A1*:- A2o- W? W9.vl 匸 IA2,fl'A2AIAOFlF20001000101010010111010001100110101110表7 74LS139实现奇偶校验电路真值表图10 74LS139实现奇偶校验电路仿真结果由图10和表7的测试结果可知，74LS139实现奇偶校验电路的测量结果与表6的真值表完全一致，说明