第十四章 组合逻辑电路和时序逻辑电路

1、课题第十四章组合和时序逻辑电路第一节集成门电路课型新课授课班级授课时数2教学目标1了解TTL门电路的有关使用知识。2了解CMOS门电路的有关使用知识。教学重点1TTL门电路的有关使用知识。2CMOS门电路的有关使用知识。教学难点TTL门电路和CMOS门电路的使用知识。学情分析教学效果教后记新课A、复习基本逻辑门电路的逻辑功能。B、新授课第一节集成门电路用来实现基本逻辑关系的电子电路称为门电路。前一章介绍了与门、或门、非门、与非门、或非门、与或非门、异或门等。按构成门电路的形式不同，可分为分立元件的门电路和集成门电路两类。集成门电路具有体积小、重量轻、工作可靠性高、抗干扰能力强及价格低等优点，目

2、前已得到广泛使用。本章重点介绍TTL和CMOS集成逻辑门电路的型号及其使用常识，引脚识别及其安全操作的方法。一、TTL集成逻辑门电路1.TTL集成逻辑门电路TTL集成逻辑门电路是三极管三极管逻辑门电路的简称，是一种三极管集成电路。由于TTL集成电路生产工艺成熟、产品参数稳定、工作可靠、开关速度高，因此获得了广泛的应用。我国TTL系列产品型号较多，如T4000、T3000、T2000等。下面介绍几种常用的TTL集成门。（1）集成与非门如图所示为集成四-二输入与非门T4000（74LS00）的外形及外引线排列图，T4000（74LS00）是四2输入与非门，即该集成电路内部有四个独立的两输入与非门电

3、路。其逻辑表达式为。74LS00的外形图及外引线排列图在图14-1中，A、B为输入逻辑变量，Y是逻辑函数，UCC接电源正极，GND接电源负极（GND又称公共端）。（2）集成与门如图所示为集成三-三输入与门74LS11的引脚排列图，其逻辑表达式为。74LS11的的外形图及外引线排列图（3）集成非门如图所示为集成六反相器（非门）74LS04的引脚排列图，其逻辑表达式为。74LS04的的外形图及外引线排列图（4）或非门如图所示为集成四-二输入或非门74LS02的引脚排列图，其逻辑表达式为。74LS02的的外形图及外引线排列图2其他类型TTL逻辑门在TTL电路中，还有其他功能的门电路，例如OC门、三态

4、门等。（1）OC门前面介绍的TTL与非门是不能将两个或两个以上门的输出端并联在一起。在实际工程中常常需要将两个或两个以上的与非门的输出端并联在一起，我们称为线与。因为若一个门的输出端是高电平而另一个门的输出是低电平，则输出端并联以后必然有很大的负载电流同时流过这两个门的输出级。这个电流的数值将远远超过正常工作电流，可能使门电路损坏。将与非门的集电极开路，可以解决这个问题。我们把集电极开路的与非门称为OC门。如图所示，（a）图为OC门的引脚排列图，（b）图为OC门的逻辑符号。 (a) 引脚排列图 (b) 逻辑符号OC门的的外形图及外引线排列图几个OC门的输出端并联在一起使用，称为线与。OC门正常

5、工作，必须在输出端接一个上拉电阻与电源相连。（2）三态输出门（TS门）具有三种输出状态高电平、低电平、高电阻的门电路，称为三态门电路。如图所示为三态门的逻辑符号，是在普通门电路的基础上，多了一个控制端或EN，称为使能端。 (a) =0有效 (b) =1有效三态门的逻辑符号图（a）中，低电平有效。即当=0时，其逻辑功能与普通与非门功能相同。而当=1时，输出呈现高阻状态，输出端相当于断路状态。图（b）中，EN高电平有效。即当EN=1时，其逻辑功能与普通与非门功能相同。而当=1时，输出呈现高阻状态，输出端相当于断路状态。3TTL门电路使用注意事项（1）TTL集成电路引脚排列方法如下图所示，（a）图为

6、TTL集成门电路外形图，（b）图为引脚排列图。TTL集成电路通常是双列直插式，不同功能的集成电路，其引脚个数不同。引脚编号排列方法是：把凹槽标志置于左方，引脚向下，逆时针自下而上顺序排列。 (a) 实物图 (b) 引脚排列图TTL集成电路的引脚识别（2）多余或暂时不用的输入端的处理 暂时不用的与输入端可通过1 k电阻接电源，或电源电压小于等于5 V可直接接电源。 不使用的与输入端可以悬空（悬空输入端相当于接高电平1），不使用的或输入端接地（接地相当于接低电平0）。实际使用中，悬空的输入端容易接收各种干扰信号，导致工作不稳定，一般不提倡。 将不使用的输入端并接在使用的输入端上。这种处理方法影响前

7、级负载及增加输入电容，影响电路的工作速度。 TTL电路输入端不可串接大电阻，不使用的与非输入端应剪短。（3）输出端的处理 TTL一般门电路输出端不允许线与连接，也不能和电源或地短接，否则将损坏器件。 OC门和三态门电路可以实现线与连接。（4）其他注意事项 安装时要注意集成块外引脚的排列顺序，接插集成块时用力适度，防止引脚折伤。 焊接时用25 W电烙铁比较合适，焊接时间不宜过长。 调试使用时，要注意电源电压的大小和极性，尽量稳定在+5 V，以免损坏集成块。 引线要尽量短，若引线不能缩短时，要考虑加屏蔽措施。要注意防止外界电磁干扰的影响。二、CMOS集成逻辑门电路除了三极管集成电路以外，还有一种场

8、效应管组成的集成电路，这就是MOS电路。MOS集成电路按所使用的管子不同，分为PMOS电路、NMOS电路和CMOS电路，这里主要介绍应用最多的CMOS集成门电路。1CMOS集成逻辑门电路（1）CMOS与非门如图所示为集成四-二输入与非门CC4011的外形图和外引脚排列图。其逻辑表达式为。CC4011引脚排列图（2）CMOS或非门如图所示为集成四-二输入或非门CC4001的外形图和外引脚排列图。其逻辑表达式为。CC4001引脚图2CMOS数字集成电路的特点CMOS数字集成电路主要有如下特点。（1）静态功耗低电源电压=5 V时，中规模数字集成电路小于25 100 。（2）工作电源电压范围宽对电源电

9、压基本不要求稳压，CC4000系列的电源电压为3 V15 V，HCMOS电路为2 V6 V。（3）逻辑摆幅大输出的低电平接近为0 V，输出的高电平接近于电源电压。所以，输出逻辑电平幅度的变化接近电源电压。（4）噪声容限大高低电平噪声容量一样大，为30%且随着电压的提高而增大。（5）输入阻抗高在正常工作电源电压范围内，输入阻抗可达以上。因此，其驱动功率极小，可忽略不计。（6）扇出系数大CMOS门电路带负载能力强且仅受负载电容的限制，输出端可带50个以上的同类门电路。3CMOS门电路使用注意事项（1）测试CMOS电路时，禁止在CMOS本身没有接通电源的情况下输入信号。（2）电源接通期间不应把器件从

10、测试座上插入或拔出；电源电压为3 V5 V，电源极性不能倒接。（3）焊接CMOS电路时，烙铁容量不得大于20 W，并要有良好的接地线。（4）输出端不允许直接接地或接电源；除具有OC结构和三态输出结构的门电路外，不允许把输出端并联使用以实现线与逻辑。（5）同TTL门电路一样，多余的输入端不能悬空，与门的多余输入端应接电源，或门的多余输入端应接低电平或。也可将多余输入端与使用输入端并联，但这样会影响信号传输速度。（提问）（展示实物、讲解）（展示实物、讲解）（结合图示讲解）（讲解）（展示实物）（讲解）（展示实物、讲解）（讲解）（展示实物）（展示实物）（讲解）（讲解）小结1TTL门电路的使用知识。2C

11、MOS门电路的使用知识。布置作业课题第十四章组合和时序逻辑电路第二节组合逻辑电路的分析方法和种类课型新课授课班级授课时数2教学目标1理解组合逻辑电路的读图方法和步骤。2了解组合逻辑电路的种类。教学重点1组合逻辑电路的读图方法和步骤。2组合逻辑电路的种类。教学难点组合逻辑电路的读图方法和步骤。学情分析教学效果教后记新课A、复习基本逻辑门电路的逻辑功能。B、新授课第二节组合逻辑电路的分析方法和种类逻辑电路按其逻辑功能和结构特点可分为组合逻辑电路和时序逻辑电路。本节学习组合逻辑电路的分析方法，时序逻辑电路将在下节介绍。单一的与门、或门、与非门、或非门、非门等逻辑门不足以完成复杂的数字系统设计要求。组

12、合逻辑电路是采用两个或两个以上基本逻辑门来实现更实用、复杂的逻辑功能。一、组合逻辑电路的基本特点组合逻辑电路是由与门、或门、非门、与非门、或非门等逻辑门电路组合而成的，组合逻辑电路不具有记忆功能，它的某一时刻的输出直接由该时刻电路的输入状态所决定，与输入信号作用前的电路状态无关。二、组合逻辑电路的分析方法组合逻辑电路的分析方法一般按以下步骤进行：1 根据逻辑电路图，由输入到输出逐级推导出输出逻辑函数式。2 对逻辑函数式进行化简和变换，得到最简式。3 由化简的逻辑函数式列出真值表。4 根据真值表分析、确定电路所完成的逻辑功能。例1 分析如图所示电路的逻辑功能。解：（1）写出输出逻辑函数式。（2）

13、化简逻辑函数式。（3）根据逻辑函数式列真值表，如下表所示。真值表ABY000011101110（4）分析逻辑功能。由真值表可归纳出：当输入A、B相同时，输出Y为0；当输入A、B相异时，输出Y为1。因此它是一个实现异或逻辑功能的门电路，称为异或门。例2 分析下图所示电路的逻辑功能。解：（1）写出输出逻辑函数式。、（2）化简逻辑函数式。（3）根据逻辑函数式列真值表如下表所示。真值表输入输出ABCY00000010010001111000101111011111（4）分析逻辑功能。由真值表可归纳出：当输入A、B、C至少有两个是“1”时，即至少有两个条件成立时，输出Y为1，否则输出均为0。三、组合逻辑

14、电路的种类组合逻辑电路在数字系统中应用非常广泛，为了实际工程应用的方便，常把某些具有特定逻辑功能的组合电路设计成标准化电路，并制造成中小规模集成电路产品，常见的有编码器、译码器、数据选择器、数据分配器、运算器等。本书主要介绍编码器、译码器。（提问）（详细讲解）（通过例题详细讲解分析方法）（讲解）（讲解）（结合图示讲解）（共同分析）（学生总结）小结1组合逻辑电路的读图方法和步骤。（1）根据逻辑电路图，由输入到输出逐级推导出输出逻辑函数式。（2）对逻辑函数式进行化简和变换，得到最简式。（3）由化简的逻辑函数式列出真值表。（4）根据真值表分析、确定电路所完成的逻辑功能。2组合逻辑电路的种类。常见的组

15、合逻辑电路有：编码器、译码器、数据选择器、数据分配器、运算器布置作业课题第十四章组合和时序逻辑电路第三节编码器课型新课授课班级授课时数2教学目标1了解编码器的基本功能。2了解典型集成编码电路的引脚功能，会根据功能表正确使用。教学重点1编码器的基本功能。2典型集成编码电路的引脚功能，会根据功能表正确使用。教学难点会正确使用集成编码器。学情分析教学效果教后记新课A、新授课第三节编码器将十进制、文字、字母等转换成若干位二进制信息符号的过程称为编码，能够完成编码功能的组合逻辑电路称为编码器。常见的有二进制编码器、二-十进制编码器（BCD编码器）和优先编码器。一、二进制编码器把各种有特定意义的输入信息编

16、成二进制代码的电路称为二进制编码器。如下图所示电路是三位二进制编码器。由图可知，表示8路输入，分别代表十进制数0、1、7共8个数字，编码的输出是3位二进制代码，用表示。编码器在任何时刻只能对0、1、7中的一个输入信号进行编码，不允许同时输入两个1。由图可知，当编码器输入为高电平，其余输入为低电平时，输出；当编码器输入为高电平，其余输入为低电平时，输出；当编码器输入为高电平，其余输入为低电平时，输出。可见，该电路实现了三位二-十进制编码器的功能。其真值表如下表所示。三位二进制编码器的真值表十进制数输 入 变 量输 出0000000010001000000100012000001000103000

17、01000011400010000100500100000101601000000110710000000111二、二十进制编码器将表示十进制数09的10个十进制数字信号编成二进制代码的电路，叫做二-十进制编码器，也称为10线-4线编码器。电路如下图所示。由图可知，当编码器输入为高电平，其余输入为低电平时，输出；当编码器输入为高电平，其余输入为低电平时，输出；当编码器输入为高电平，其余输入为低电平时，输出。可见，该电路实现了二十进制编码器的功能。其真值表如下表所示。二-十进制编码器的真值表十进制数输入变量8421码0000010001200103001140100501016011070111

18、8100091001三、优先编码器前面讨论的编码器中，在同一时刻仅允许有一个输入信号，如有两个或两个以上信号同时输入，输出就会出现错误的编码。而优先编码器中则不存在这样的问题。允许同时输入两个或两个以上输入信号，电路将对优先级别高的输入信号编码，这样的电路称为优先编码器。如下图所示为8线-3线74LS148优先编码器的引脚排列图。74LS148优先编码器的真值表如下表所示。74LS148优先编码器真值表输入输出1××××××××1110111111111110××××

19、5;××00000××××××010010×××××0110100××××01110110×××011111000××0111111010×0111111110001111111111表中为输入端，的优先权最高，其余输入优先级依次为、。、为输出端。输入低电平0有效，即0表示有信号，1表示无信号，输出均为反码。当=0时，无论其他输入端有无输入信号（表中以×表示

20、），输出端只对编码，输出为7的8421BCD码的反码，即=000。当=1、=0时，无论其余输入端有无输入信号，只对编码，输出为6的8421BCD码的反码，即=001。当只有有效时，对编码，输出为0的8421BCD码的反码，即=111。为输入控制端（或称选通输入端），低电平有效，即当=0时允许编码，当=1时禁止编码。为选通输出端，为扩展端，可用于扩展编码器的功能，如用2片8线-3线编码器可扩展为16线-4线优先编码器。计算机的键盘输入逻辑电路就是由编码器组成的。（根据电路引导学生共同分析得出电路功能）（总结得出真值表）（结合图示讲解）（总结得到真值表）（引导学生共同分析）（讲解）（展示实物、讲解

21、）（分析真值表）（讲解）小结编码器。将十进制、文字、字母等转换成若干位二进制信息符号的过程称为编码，能够完成编码功能的组合逻辑电路称为编码器。布置作业课题第十四章组合和时序逻辑电路第四节译码器与显示器件课型新课授课班级授课时数2教学目标1掌握译码、显示电路的概念。2了解译码、显示电路的功能。教学重点译码、显示电路的功能。教学难点译码显示电路的原理分析。学情分析教学效果教后记新课A、新授课第四节译码器与显示器件一、译码器计算机电路的运算输出是二进制数。但日常生活中是以十进制数为基础的，因此在输出这些运算结果时，必须将二进制变成十进制。把二进制代码“翻译”成一个相对应的输出信号的过程称为译码，译码

22、是编码的逆过程，实现译码的电路称为译码器。常用的译码器有二进制译码器、二-十进制译码器和显示译码器。1二进制译码器将n位二进制数译成M个输出状态的电路称为二进制译码器。现以74LS138集成电路为例介绍3-8线译码器。74LS138的逻辑图和外引脚排列图如下图所示，A0、A1、A2为输入线，输入为二进制原码，即十进制数“0”的编码为“000”，“1”的编码为“001”；为8条输出线，输出低电平表示有信号，高电平表示无信号。（a）逻辑电路图（b）引脚排列图74LS138集成译码器的真值表如下表所示。74LS138集成译码器的真值表输入输出STAA2A1A0×1××&

23、#215;111111110××××1111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110由74LS138的逻辑电路图和真值表可知： ，当=1，=0时，EN=1，允许译码，由输入变量A0、A1、A2所决定，电路处于译码工作状态； 当=0或=1时，EN=0，译码禁止，均为1，即封锁了译码器的输出，所有输出均为高电平。、被称为使能控制端。课堂练习：请分析如下图所示的两个3线-8线译码器构成逻

24、辑电路的功能。由上图可知，当A3A2A1A0为00000111时，由于=1，且=0，第I位74LS138正常译码，而第II位74LS138由于=0处于禁止译码状态。当A3A2A1A0=1000时，第I位74LS138的=1而禁止译码，第II位74LS138的=1，且=0，处于译码正常译码工作状态。可见，该电路实现了4线-16线译码器的功能。2二-十进制译码器将BCD码翻译成对应的10个十进制输出信号的电路称为二-十进制译码器。下面以74LS42译码器为例说明其工作原理。如下图所示为74LS42集成译码器的逻辑电路图和集成电路引脚排列图。它有4位输入线A3、A2、A1、A0；10条输出线，分别对

25、应于十进制的10个数码，输出低电平有效。（a） 逻辑电路图（b）引脚排列图74LS42集成译码器真值表如下表所示，由表可见编码10101111为6个无效状态（称为伪码），当输入10101111伪码时，输出端均为1，即译码器具有拒绝伪码输入的能力。74LS42集成译码器的真值表输入输出A3A2A1A0000001111111110001101111111100101101111111001111101111110100111101111101011111101111011011111101110111111111101110001111111101100111111111101010111111

26、11111011111111111111001111111111110111111111111110111111111111111111111111二、译码显示器在实际工程中，常需要将测量数据和运算结果用十进制数码显示出来，译码显示电路的功能是将输入的BCD码译成能用于显示器件的十进制信号，并驱动显示器显示数字。译码显示器通常由译码器、驱动器和显示器三部分组成。常用的数码显示器件主要有半导体数码管（LED）和液晶数码管（LCD）等，下面主要以半导体七段数码管为例，说明显示器的工作原理。1半导体数码管半导体数码管是将7个发光二极管排列成“日”字形状制成的，如下图（a）所示，发光二极管分别用a、b

27、、c、d、e、f、g等7个小写字母代表，一定的发光线段组合，就能显示相应的十进制数字，如下图（b）所示。例如，当b、c发光二极管发光时，就能显示数字“1”，当a、b、c、d、e、f、g发光二极管均发光时，就能显示数字“8”。下表所示为ag发光线段的10种发光组合情况，分别显示09等10个数字。表中输出1表示发光线段，0表示不发光线段。（a）外形（b）显示的数字图形半导体数码管发光线段的发光组合情况表输入（BCD码）输出显示数字DCBAabcdefg00001111110000010110000100101101101200111111001301000110011401011011011501

28、1010111116011111100007100011111118100111110119半导体数码管的7个发光二极管内部接法可分为共阴极和共阳极两种。(1) 共阳数码管：七个LED的阳极连接在一起作为一个引出端。如下图（a）所示。(2) 共阴数码管：七个LED的阴极连接在一起作为一个引出端。如下图（b）所示。(a)共阳数码管 (b)共阴数码管2液晶显示器液晶显示器的结构如下图（a）所示。由于液晶是一种介于固体与液体之间，具有规则性分子排列的有机化合物。在不同电场作用下，液晶分子会做规则旋转90°排列，产生透光度的差别，如下图（d）所示。如此在电源ONOFF下产生明暗的区别，依此原

29、理控制每个像素，便可构成所需图像，如下图（b）所示。 （a）结构 （b）正面电极（c）反面电极（d）加入电场前后液晶分子的排列三、数码显示译码器计算机电路的运算输出是二进制数。但日常生活中是以十进制数为基础的，因此在输出这些运算结果时，必须将二进制变成十进制。把二进制代码“翻译”成一个相对应的输出信号的过程称为译码，译码是编码的逆过程，实现译码的电路称为译码器。目前译码器主要由集成门电路构成，它有多个输入端和输出端，对应输入信号的任一状态，一般仅有一个输出状态有效，而其他输出状态均无效。数码显示译码器的原理图如下图（a）所示。输入的是8421 BCD码，输出的是相应a、b、c、d、e、f、g端

30、的高、低电平。若数码显示译码器驱动的是共阴数码管，如下图（b）所示，数码显示译码器的真值表如上表所示。由真值表可知，当输入DCBA=0000时，输出abcdefg=1111110，7段数码显示器显示0；当输入DCBA=0001时，输出abcdefg=0110000， 7段数码显示器显示1；当输入DCBA=1001时，输出abcdefg=1111011，7段数码显示器显示9，可见，该电路完成了将输入的8421 BCD码，译码显示为对应的十进制数。 （a）数码显示译码器的原理图 （b）译码、显示原理电路下面以集成显示译码器CT74LS247为例，对它的功能作一些简单的分析。CT74LS247的引脚

31、排列图如下图所示。图中A3A0是8421BCD码输入端；为输出端，低电平有效。另外，还有三个控制端。CT74LS247引脚排列图 CT74LS247的功能表如下表所示。CT74LS247功能表A3A2A1A0说明0×1××××0000000试灯××0××××1111111熄灭10000001111111灭011100000000001显示01×100011001111显示11×100100010010显示21×100110000110显示31×1

32、01001001100显示41×101010100100显示51×101100100000显示61×101110001111显示71×110000000000显示81×110010000100显示9由上表可知： A3A0：8421码输入端。 ：译码字段输出端，低电平有效。 ：试灯输入，低电平有效，当=0且=1时，译码各字段均输出低电平，点亮个字段，以检查七段字形数码管是否完好无损。不用时，应置1。 ：既是输入端，又是输出端。作为输入端时，用作熄灭输入端，在该输入端加低电平，则不论其他端（如、A3A0）为何种状态，均为高电平，各段均不显示而熄灭。

33、作为输出端时，用作串行灭零输出。当=0且A3A0均为0时，本来要显示011.67，可以只显示11.67，而把前面一个零去掉。为此，令第1位=0，而把它的灭零输出端接到下一位的端，当该位为0时，使它的零也不显示。如该位不为零，则仍能照常显示。：灭零输入。当=0时，若A3A0为0000，则此时均为高电平，不显示数字0；但如果A3A0不为0000，而为其他数字时，仍能照常显示。（根据逻辑电路图引导学生共同分析电路）（引导学生分析真值表）（讲解）（结合图示讲解）（讲解）（结合逻辑图进行分析）（讲解）（引导学生分析真值表）（展示实物）（引导学生分析发光组合情况表）（讲解）（据图讲解）（讲解）（讲解）小结

34、1译码是将二进制代码翻译成给它代表的数字。2显示是将译码器输出的数字信号在数码管上直观地反映出数字的过程。布置作业课题第十四章组合和时序逻辑电路第五节触发器第六节寄存器第七节计数器课型新课授课班级授课时数6教学目标1理解几种常用触发器的工作原理。2掌握几种常用触发器的逻辑功能。3了解寄存器的功能、基本构成和常见类型。4了解二进制数和二进制计数器、集成十进制计数器、集成任意进制计数器的功能。教学重点1触发器的逻辑功能。2寄存器的功能。3集成任意进制计数器的电路组成。教学难点触发器的工作原理。学情分析教学效果教后记新课A、复习组合逻辑门电路有几种，功能是什么。B、新授课第五节触发器时序电路是指在任

35、何时刻的输出不仅仅与当时的输入信号有关，还与电路原来的状态有关的电路；即具有记忆、存储功能的电路。有两个稳定状态0状态和1状态。两种状态在适当信号作用下可以发生转换。即能接收和输出送来的信号。在输入信号消失后，能使新的状态保持下来。一、基本RS触发器1电路组成两个“与非”门的输出、输入端交叉相连，、是两个输入端，Q、是两个输出端。输出端的状态始终是互补的，Q端的状态为触发器状态。2逻辑功能（1）= 0，= 1，触发器为0态。= 0，G1的输出= 1，G2的两个输入端、全为1，则输出Q = 0。（2）= 1，= 0，触发器为1态。= 0，G2的输出Q = 1，G1的两个输入端均为1，所以= 0。

36、（3）=1，=1，触发器保持原来状态不变。触发器原为0态，G1的一个输入端Q = 0，输出= 1，G2的两个输入端、均为1，输出Q = 0，保持原来状态不变。触发器原为1态，也保持原状态不变。这就是触发器的记忆功能。（4）= 0，= 0，触发器状态不定。这时，Q = 1，= 1，破坏了前述有关Q和互补的约定。当、的低电平触发信号消失后，触发器的状态可能是Q = 0，=1；也可能是Q = 1，= 1，不能确定。Q01010111不变00不定二、同步RS触发器在RS触发器上增加一个控制端CP。只有在控制端出现时钟脉冲时，触发器才动作。触发器的状态，仍由R、S端的信号决定。这种触发器叫做同步RS触发

37、器，又称时钟控制RS触发器。1、CP = 0G3、G4均被封锁，输出Q3、Q4均为1。2、CP = 1G3、G4打开，Q3、Q4的状态为由R、S决定，表中表示时钟脉冲CP到来前的状态， 即原态，表示CP脉冲到来后的状态，即现态。00不变10101011不定三、边沿触发的JK触发器将R = S = 1时得到反转输出的这种触发器称为JK触发器。1、J = 0，K = 0，=门G7、G8均被封锁。=输出状态保持不变。2、J = 0 ，K = 1， = 0当CP脉冲到来后，触发器置0，即 = 0。3、J = 1，K = 0， = 1当CP脉冲到来后，触发器置1。4、J = 1，K = 1，=J、K端都

38、悬空，不加输入信号，当CP脉冲下降沿到来后，触发器的状态就发生翻转， 实现计数功能。JK0011010101四、D触发器1D = 0，置0D = 0时和JK触发器J = 0，K = 1的情况相同，当CP脉冲到来后，触发器置0。2D = 1，置1D = 1时和JK触发器J = 1，K = 0的情况相同，当CP脉冲到来后，触发器置1。1100第六节寄存器时序逻辑电路简称时序电路，是指任意时刻的输出状态不仅取决于该时刻的输入状态，还与前一时刻的电路状态有关的电路。常见的时序逻辑电路有寄存器和计数器。本节先介绍寄存器，下节再介绍计数器。在数字装置中，常常需要将一些指令、数码存储起来，这种存储代码信号的

39、部件就是寄存器。寄存器是计算机和其他数字系统中不可缺少的基本逻辑部件。一、寄存器的概念寄存：将二进制数码指令或数据暂时存储起来的操作。寄存器：具有寄存功能的电路称为寄存器。寄存器的功能是存放二进制数码。寄存器具有记忆功能。一个触发器有两个稳定的状态（0和1），可以存储1位二进制代码，N个触发器结合，就可构成N位二进制代码的寄存器。寄存器存放数码的方式有并行和串行两种。并行输入方式就是数码各位从各对应的输入端同时输入到寄存器中；串行输入方式就是数码各位从一个输入端逐位输入到寄存器中。从寄存器中取出数码的方式也有并行和串行两种。并行输出方式就是数码各位从各对应的输出端同时输出；串行输出方式就是数码各位从一个输出端逐位输出。二、数码寄存器1数码寄存器：仅具有接收、存储和消除原来所存数码功能的寄存器。图14-32为4个D触发器组成的4位数码寄存器。图14-32D 触发器组成数码寄存器D0D3为并行数码输入端，Q0Q3为并行数码输出端，CP是时钟信号控制端。(1) 清零。当Cr = 1时，4个D触发器都全部复位：，触发器清零。(2) 存入数码。当Cr=0时，CP上升沿到来，加在并行数码输入端的数码，被分别存