微型计算机原理

1、第第 3 3 章章 存储器及其组成设计存储器及其组成设计3.1 概述概述3.2 微型计算机系统中的存储器组织微型计算机系统中的存储器组织 在现代计算机中在现代计算机中,存储器处于全机中心地位存储器处于全机中心地位3.1 概述概述存储器存储器运算器运算器控制器控制器输入输入输出输出1.1. 存储容量存储容量（Memory Capacity ） H 存储器由若干存储器由若干“存储单元存储单元”组成，每一单元存放一个组成，每一单元存放一个“字字节节”的信息的信息1 1字节（字节（Byte)Byte)即为即为8 8位二进制数位二进制数 2 2字节即为字节即为1 1个个“字字”(word)(word)4

2、 4字节即为字节即为1 1个个“双字双字”(Dword)(Dword)H1K1K容量为容量为10241024个单元个单元 1M=1024K=10241M=1024K=1024* *10241024单元单元 1G=1024M1G=1024M 1T=1024G 1T=1024G 10000101一一.计算机系统存储器的主要性能指标计算机系统存储器的主要性能指标 二二. .存储器分类存储器分类: :1. 按存储介质分按存储介质分 半导体存储器半导体存储器：用半导体器件组成的存储器。：用半导体器件组成的存储器。磁表面存储器：磁表面存储器：用磁性材料做成的存储器。用磁性材料做成的存储器。2. 按存储器的

3、读写功能分按存储器的读写功能分 只读存储器只读存储器(ROM)：存储的内容是固定不变的，只能读出而：存储的内容是固定不变的，只能读出而 不能写入的半导体存储器。不能写入的半导体存储器。随机读写存储器随机读写存储器(RAM)：既能读出又能写入的半导体存储器。：既能读出又能写入的半导体存储器。 3. 按在计算机系统中的作用分按在计算机系统中的作用分 根据存储器在计算机系统中所起的作用，可分为根据存储器在计算机系统中所起的作用，可分为: 主存储器主存储器、辅助存储器辅助存储器、高速缓冲存储器高速缓冲存储器、 控制存储器控制存储器等。等。 将基本的存储电路有规则地组织起来，就是存储体。将基本的存储电路

4、有规则地组织起来，就是存储体。 存储体又有不同的组织形式存储体又有不同的组织形式： 将各个字的将各个字的同一位同一位组织在一个芯片中，如：组织在一个芯片中，如：8118 16K8118 16K* *1 1（DRAMDRAM） 将各个字的将各个字的 4 4位位 组织在一个芯片中，组织在一个芯片中， 如：如：2114 1K2114 1K* *4 4 （SRAMSRAM） 将各个字的将各个字的 8 8位位 组织在一个芯片中，组织在一个芯片中， 如：如：6116 2K6116 2K* *8 8 （SRAMSRAM）。）。 为了区别不同的存储单元，就给他们各起一个号为了区别不同的存储单元，就给他们各起一

5、个号给于不同的地给于不同的地 址，以地址号来选择不同的存储单元。址，以地址号来选择不同的存储单元。 于是电路中要有于是电路中要有 地址译码器地址译码器、I/O电路电路、片选控制端片选控制端CS、输出缓冲输出缓冲 器器 等等三三. 存储器（芯片）结构与存储原理存储器（芯片）结构与存储原理(1) 地址译码地址译码 单译码方式单译码方式适用于小容量存储器中，只有一个译码器。适用于小容量存储器中，只有一个译码器。双译码方式双译码方式地址译码器分成两个，可地址译码器分成两个，可减少减少选择线的数目。选择线的数目。例：例：1024 * 1 的存储器的存储器(2) 驱动器驱动器 双译码结构中，在译码器输出后

6、加驱动器，驱动挂在各条双译码结构中，在译码器输出后加驱动器，驱动挂在各条X方向选择方向选择线上的所有存储元电路。线上的所有存储元电路。(3) I/O电路电路 处于数据总线和被选用的单元之间，处于数据总线和被选用的单元之间， 控制被选中的单元读出或写入，放控制被选中的单元读出或写入，放大信息。大信息。(4) 片选片选 在地址选择时，首先要选片在地址选择时，首先要选片,只有当片选信号有效时，此片所连的地址只有当片选信号有效时，此片所连的地址线才有效。线才有效。(5) 输出驱动电路输出驱动电路 为了扩展存储器的容量，常需要将几个芯片的数据线并联使用；另外为了扩展存储器的容量，常需要将几个芯片的数据线

7、并联使用；另外存储器的读出数据或写入数据都放在双向的数据总线上。这就用到三态输存储器的读出数据或写入数据都放在双向的数据总线上。这就用到三态输出缓冲器。出缓冲器。3. 一个实际的静态一个实际的静态RAM的例子的例子Intel 2114 存储器芯片存储器芯片1024 * 4 的存储器的存储器4096 个基本存储元，一个个基本存储元，一个字字为为 4 位位, 有有 1024 个字个字, 排成排成 64 * 64 的矩阵，的矩阵， 需需 10 根地址线寻址根地址线寻址, 数据线数据线 4 根根 。 写允许写允许片选片选1,1- - - - - - - - - - - - -A3A4A5A6A7A8A

8、0 A1 A2 A91,21,31,41,611,621,631,6464,164,264,364,464,6164,6264,6364,64X 译码器输出译码器输出 64 根选择线，分别选择根选择线，分别选择 1-64 行，行，Y 译码器输出译码器输出 16 根选择线，分别选择根选择线，分别选择 1-16 列控制各列的位线控制门。列控制各列的位线控制门。H1M1M容量的存储器容量的存储器地址范围：地址范围：00000H00000HFFFFFH FFFFFH 由由2020根地址线提供地址码。根地址线提供地址码。四四. .存储器的读写操作存储器的读写操作: : 系统为每一存储单元编排一个地址，地

9、址码为二进制系统为每一存储单元编排一个地址，地址码为二进制数，习惯上写成数，习惯上写成1616进制。由进制。由CPUCPU通过地址总线送存储器的通过地址总线送存储器的地址译码器的输入。地址译码器的输入。1. 1. 存储器容量由地址线存储器容量由地址线“宽度宽度”决定：决定：H4G4G容量的存储器容量的存储器 地址范围：地址范围：0000,0000H0000,0000HFFFF,FFFFHFFFF,FFFFH 由由3232根地址线提供地址码。根地址线提供地址码。例例：容量为：容量为8KB8KB（2 21313B B）的存储器地址范围：）的存储器地址范围：0000H0000H1FFFH1FFFH，

10、由由1313根地址线提供地址。根地址线提供地址。A11A11A12A12A0A00000H0000H0001H0001H1FFFH1FFFH地地址址译译码码器器读写控制电路读写控制电路存储体存储体存储器读写命令存储器读写命令 数据线数据线D0-D8D0-D8地址线地址线2.2.存储器读写示意存储器读写示意: : 读读存储器过程存储器过程某一存储单元的内容某一存储单元的内容送往送往CPUCPU数据线。数据线。CPUCPU通过地址线发出地址；通过地址线发出地址；由地址译码器对地址进行由地址译码器对地址进行“翻译翻译”, , 选中某一存储单元；选中某一存储单元；CPUCPU发出存储器读命令发出存储器

11、读命令, ,0000H0000H存储器存储器C CP PU U地地址址线线 A12A12A0A01FFFH1FFFH 地地址址译译码码器器读写控制电路读写控制电路 CPUCPU控制线控制线 数据线数据线C CP PU U数数据据线线 A11A110001H0001H89H存储器读命令存储器读命令10010001101001234H1234H89H89H写写存储器过程存储器过程0000H0000H存储器存储器C CP PU U地地址址线线 A12A12A0A01FFFH1FFFH 地地址址译译码码器器读写控制电路读写控制电路 CPUCPU控制线控制线 数据线数据线C CP PU U数数据据线线

12、A11A110001H0001HCPUCPU通过地址线发出地址，并把数据放到数据线上；通过地址线发出地址，并把数据放到数据线上；110100011010136HCPUCPU发出存储器写命令；发出存储器写命令；存储器写命令存储器写命令由地址译码电路对地址线进行由地址译码电路对地址线进行“翻译翻译”, ,“选中选中”某一单元；某一单元；1A35H1A35H89H89H把数据线信息送入把数据线信息送入选中的选中的存储单元。存储单元。 36H3.2 微型计算机系统中的存储器组织微型计算机系统中的存储器组织 现代计算机中的存储器处于全机中心地位现代计算机中的存储器处于全机中心地位 容量大，速度快，成本低

13、容量大，速度快，成本低 为解决三者之间的矛盾，目前通常采用为解决三者之间的矛盾，目前通常采用多级存储器体系结构多级存储器体系结构，即使用即使用高速缓冲存储器、主存储器和外存储器高速缓冲存储器、主存储器和外存储器。 对存储器的要求是：对存储器的要求是： 寄存器寄存器Cache主存储器主存储器辅助存储器辅助存储器 名称名称 高速缓冲高速缓冲 存储器存储器 主存储器主存储器 外存储器外存储器 简称简称 Cache 主存主存 外存外存用途用途 高速存取指令和数据高速存取指令和数据 存放计算机运行期间的存放计算机运行期间的大量程序和数据大量程序和数据 存放系统程序和大型数据存放系统程序和大型数据文件及数

14、据库文件及数据库特点特点 存取速度快，但存存取速度快，但存储容量小储容量小存取速度较快，存取速度较快， 存存储容量不大储容量不大存储容量大，位成存储容量大，位成本低，速度慢本低，速度慢存储器的用途和特点存储器的用途和特点1.1.存储器的基本组织存储器的基本组织(1) 与与CPU的连接的连接 主要是主要是 地址线、控制线、数据线地址线、控制线、数据线 的连接。的连接。(2) 多个芯片连接多个芯片连接 设计的设计的存储器容量与实际提供的存储器多有不符。实际存储器容量与实际提供的存储器多有不符。实际使用时，需进行使用时，需进行字和位扩展字和位扩展(多个芯片连接），组成所需要的多个芯片连接），组成所需

15、要的实际的存储器实际的存储器片容量总容量总片数/例如：存储器容量为例如：存储器容量为8K8，若选用，若选用2114芯片芯片(1K 4)，则需要：则需要：片16284188KK由多个存储器芯片组成一个实际存储器，并与由多个存储器芯片组成一个实际存储器，并与CPU连接。连接。A0A12D0D7位扩展法位扩展法 只加大字长，而存储器的字数与存储器芯片字数一致只加大字长，而存储器的字数与存储器芯片字数一致, 对对片子片子没有选片没有选片要求。要求。地址线地址线需需 13 根根 数据线数据线 8 根根 控制线控制线 WR接存储器的接存储器的WE 字扩展法字扩展法用用16K 8位的芯片组成位的芯片组成64

16、 K K 8位的存储器需位的存储器需4个芯片个芯片 地址线地址线 共需共需16根根 片内：片内：(214 = 16384) 14根，选片：根，选片：2根根 数据线数据线 8根根 控制线控制线 WE 最低地址最高地址C000FFFF00,0000,0000,000011,1111,1111,111111114最低地址最高地址8000BFFF00,0000,0000,000011,1111,1111,111110103最低地址最高地址40007FFF00,0000,0000,000011,1111,1111,111101012最低地址最高地址00003FFF00,0000,0000,000011,

17、1111,1111,111100001说明总地址片内A13 A12 .A1 A0选片A15 A14地址片号地址空间分配表地址空间分配表2:416K 816K 816K 816K 8 字位同时扩展法字位同时扩展法两组存储器的地址分配： 第一组 A15 A14 A10 A9 A8 A7 A0 0 0 0 0, 0 0 0 0, 0 0 0 0, 0 0 0 0 0000 h 0 0 0 0, 0 0 1 1, 1 1 1 1, 1 1 1 1 03FF h 第二组 A15 A14 A10 A9 A8 A7 A0 0 0 0 0, 0 1 0 0, 0 0 0 0, 0 0 0 0 0400 h 0

18、 0 0 0, 0 1 1 1, 1 1 1 1, 1 1 1 1 07FF h 这种选片的译码方式称为，译出的每一组地址是确定的、唯一的。 也可采用方式：只用A15-A10中的任意位来控制片选端。 如用A10，而 A15-A11可位任意值； 也可用A11，而A15-A12，A10 可位任意值；等不同组合。例例 设有若干片设有若干片256K8位的位的SRAM芯片，问：芯片，问：(1) 采用字扩展方法构成采用字扩展方法构成2048KB的存储器需要多少片的存储器需要多少片SRAM芯芯片？片？(2) 该存储器需要多少字节地址位？该存储器需要多少字节地址位？(3) 画出该存储器与画出该存储器与CPU连接的结构图，设连接的结构图，设CPU的接口信号有的接口信号有地址信号、数据信号、控制信号地址信号、数据信号、控制信号MREQ#和和R/W#。解：解：(1) (1) 该存储器需要该存储器需要2048K/256K = 82048K/256K = 8片片SRAMSRAM芯片；芯片； (2) (2) 需要需要2121条地址线，因为条地址线，因为2 22121=2048K=2048K，其中高，其中高3 3位用于芯片选择，低位用于芯片选择，低1818位作为每个存储器芯片的地址输入。位作为每个存储器芯片的地址输入。 (3) (3