EDA综合课程设计

1、EDA综合课程设计综合课程设计 本章简述了本章简述了EDA技术的发展及其主要技术的发展及其主要构成，使我们对构成，使我们对EDA技术的全貌、构成要技术的全貌、构成要素及其工程设计过程有一个全面的了解。素及其工程设计过程有一个全面的了解。基本要求基本要求一、一、EDA-V型实验系统介绍型实验系统介绍系统整体结构图系统整体结构图如图所示如图所示。2、将要用到的主要模块、将要用到的主要模块（1）8位七段数码管显示模块位七段数码管显示模块8位七段数码管显示模块位七段数码管显示模块如图所示如图所示。1、系统整体结构图、系统整体结构图 数码管为共阴数码管。本模块的输入口共有数码管为共阴数码管。本模块的输入

2、口共有11个，其中个，其中8个段信号输入口，分别为个段信号输入口，分别为a、b、c、d、e、f、g、dp；3个位信号输入口，分别为个位信号输入口，分别为sel0、 sel1、 sel2。其中。其中sel0、 sel1、 sel2位于位于1616点点阵模块区，它们经阵模块区，它们经3-8译码器后送给数码管作位选译码器后送给数码管作位选信号，信号，最右边为第一位最右边为第一位，对应关系如下表对应关系如下表：接口序号接口序号数码管状态数码管状态SEL2SEL1SEL0111第第1位亮位亮110第第2位亮位亮101第第3位亮位亮100第第4位亮位亮011第第5位亮位亮010第第6位亮位亮001第第7位

3、亮位亮000第第8位亮位亮（2）1616点阵模块点阵模块 8位位8段共阴段共阴LED数码管显示输出扫描驱动电数码管显示输出扫描驱动电路和路和1616LED点阵管显示屏扫描驱动电路的原点阵管显示屏扫描驱动电路的原理理如图所示如图所示 。 行选信号为行选信号为L0L15，最上方为第一行，最，最上方为第一行，最右右边为第一列边为第一列；列选信号为；列选信号为SEL0SEL3经经4-16线译线译码器后给出。对应关系如下表码器后给出。对应关系如下表：SEL3SEL2SEL1SEL0点亮列号点亮列号1111第第1列列1110第第2列列1101第第3列列1100第第4列列1011第第5列列1010第第6列列

4、1001第第7列列1000第第8列列0111第第9列列0110第第10列列0101第第11列列0100第第12列列0011第第13列列0010第第14列列0001第第15列列0000第第16列列（3）CPLD/FPGA适配器接口适配器接口 （5）18位拨码开关输入模块位拨码开关输入模块（4）12位按键输入模块位按键输入模块下载该芯片时将芯片选择开关拨向下载该芯片时将芯片选择开关拨向CPLD。 12位按键输入模块位按键输入模块如图所示如图所示，开关弹起时为高电开关弹起时为高电平，按下时为低电平。输出口最左边对应开关平，按下时为低电平。输出口最左边对应开关K1。 开关拨向下时为低电平，拨向上时为高

5、电平。输开关拨向下时为低电平，拨向上时为高电平。输出口最左边对应开关出口最左边对应开关D17，最右边对应开关，最右边对应开关D0。（6）蜂鸣器输出模块）蜂鸣器输出模块信号为高电平时蜂鸣器响信号为高电平时蜂鸣器响。（7）82LED灯灯 82LED灯由灯由16个个发光二极管组成，给插座发光二极管组成，给插座送入高电平，相应的送入高电平，相应的LED点亮；送入低电平，相点亮；送入低电平，相应的应的LED不亮。不亮。返返 回回 时钟信号源可产生从时钟信号源可产生从1.2Hz20MHz之间的任之间的任意频率。该电路采用全数字化设计，提供的最高意频率。该电路采用全数字化设计，提供的最高方波频率为方波频率为

6、20MHz，最低频率为，最低频率为1.2Hz，并且频率，并且频率可以在这个范围内随意组合变化。整个信号源共可以在这个范围内随意组合变化。整个信号源共有有6个输出口（个输出口（CLK0CLK5），每个输出口输），每个输出口输出的频率各不相同，通过出的频率各不相同，通过JP1JP11这这11组跳线来组跳线来完成设置。具体设置方案见实验指导书。完成设置。具体设置方案见实验指导书。（8）可调数字信号源）可调数字信号源 二、总结报告与注意事项二、总结报告与注意事项为了安为了安全地使用下载电缆，防止损坏下载电缆中的器全地使用下载电缆，防止损坏下载电缆中的器件和计算机主板的并口，件和计算机主板的并口，1、实

7、验注意事项、实验注意事项 确认完全断电确认完全断电下载电缆并口与计算机下载电缆并口与计算机并口相连并口相连下载电缆下载电缆JTAG口与实验箱的口与实验箱的JTAG口相连口相连接通实验箱电源接通实验箱电源接通计算接通计算机电源；机电源；插入下载电缆的步骤：插入下载电缆的步骤：拔出下载电缆的步骤：拔出下载电缆的步骤： 关闭实验箱电源关闭实验箱电源拔下拔下JTAG电缆插头电缆插头实验箱内部连线实验箱内部连线接通实验箱电源接通实验箱电源进进行功能验证。行功能验证。 测试完毕，先断掉测试完毕，先断掉EDA实验箱的电源，再把实验箱的电源，再把JTAG电缆的小插头插入实验箱的电缆的小插头插入实验箱的JTAG

8、插座，然插座，然后接通实验箱电源，准备下一次的设计下载。后接通实验箱电源，准备下一次的设计下载。内容：内容：总结报告应至少包括以下内容：总结报告应至少包括以下内容：（1）封面、前言、目录、任务书（合作人、分工）封面、前言、目录、任务书（合作人、分工方案）；方案）；（2）正文；（设计要求、实验目的、实验方案、）正文；（设计要求、实验目的、实验方案、实验原理、硬件要求、实验步骤、源程序实验原理、硬件要求、实验步骤、源程序（*.vhd）和原理图（）和原理图（*gdf）仿真调试和下载结）仿真调试和下载结果、硬件测试报告、数据处理及分析结果等等）。果、硬件测试报告、数据处理及分析结果等等）。（3）收获和

9、体会；对设计工作的总结与展望；参）收获和体会；对设计工作的总结与展望；参考文献。考文献。2、总结报告的书写要求、总结报告的书写要求要求：要求：（1）内容完整，主题突出，详略得当，语言流）内容完整，主题突出，详略得当，语言流畅；畅；（2）书写格式规范，条理清晰，图文结合，手）书写格式规范，条理清晰，图文结合，手写本应字迹清楚、工整。写本应字迹清楚、工整。（3）必须独立完成，不允许大段抄写参考资料）必须独立完成，不允许大段抄写参考资料中的内容，作同一设计的同学，报告不允许雷中的内容，作同一设计的同学，报告不允许雷同。同。（4）对程序文本的书写和电路图以及示意图的）对程序文本的书写和电路图以及示意图

10、的作图要规范、美观。作图要规范、美观。返返 回回EDA综合课程设计（一）综合课程设计（一） 7段数码管控制接口段数码管控制接口一、一、 设计内容设计内容 1、设计一个带使能输入、进位输出及同步清、设计一个带使能输入、进位输出及同步清0的的增增1十进制计数器，波形图见图十进制计数器，波形图见图1-1；图图1-1 计数器计数器1波形图波形图 2、设计一个带使能输入及同步清、设计一个带使能输入及同步清0的增的增1十二进十二进制计数器，波形图见图制计数器，波形图见图1-2；图图1-2 计数器计数器2波形图波形图 3、设计一个带使能输入及同步清、设计一个带使能输入及同步清0的六十进制同的六十进制同步加法

11、计数器；步加法计数器；4、设计一个四位二进制可逆计数器；、设计一个四位二进制可逆计数器；5、设计一个共阴设计一个共阴7段数码管控制接口，要求：在段数码管控制接口，要求：在时钟信号的控制下，使时钟信号的控制下，使6位数码管动态刷新显示位数码管动态刷新显示上述计数器的计数结果上述计数器的计数结果。 在实验仪器中，在实验仪器中，8 8位位7 7段数码显示的驱动电路已段数码显示的驱动电路已经做好，并且其位选信号（经做好，并且其位选信号（SEL7.0SEL7.0）为一）为一3-83-8译译码器的输出，所以我们在设计码器的输出，所以我们在设计7 7段数码管控制接口时，段数码管控制接口时，其位选信号输出必须

12、经其位选信号输出必须经8-38-3编码。编码。二、二、 设计要求设计要求 显示控制器的引脚图如所示。显示控制器的引脚图如所示。 图中：图中：CP为时钟输入端，为时钟输入端，SEGOUT7.0为段驱为段驱动输出；动输出；SELOUT2.0为位选信号输出；为位选信号输出；NUMOUT 3.0为当前显示的数据输出。为当前显示的数据输出。 7段显示控制器仿真波形图。段显示控制器仿真波形图。 6位数码管是轮流点亮的，以位数码管是轮流点亮的，以NUMOUT=1为例：为例：当当SELOUT为为000时，点亮第一位显示器，显示的数时，点亮第一位显示器，显示的数字为字为1，同时，同时，NUMOUT输出的数据也为

13、输出的数据也为“0001”。同理，当同理，当SELOUT为为001时，点亮第二位显示器，显时，点亮第二位显示器，显示数字为示数字为1，直到，直到6位显示器全都显示完毕，等待进位显示器全都显示完毕，等待进入下一个数字的显示。入下一个数字的显示。 同时，还有一个问题不可忽视，就是位扫描同时，还有一个问题不可忽视，就是位扫描信号的频率至少需要多少以上，才能使显示器不信号的频率至少需要多少以上，才能使显示器不闪烁？简单的说，只要第个扫描频率超过人的眼闪烁？简单的说，只要第个扫描频率超过人的眼睛视觉暂留频率睛视觉暂留频率24HZ24HZ以上就可以达到点亮单个显以上就可以达到点亮单个显示，却能享有示，却能

14、享有6 6个同时显示的视觉效果，而且显示个同时显示的视觉效果，而且显示也不闪烁。也不闪烁。 当输入频率为当输入频率为5MHZ时，通过加法计数器来产生一时，通过加法计数器来产生一个约个约300HZ的信号，并且由它来产生位选信号，请参考的信号，并且由它来产生位选信号，请参考下面程序段：下面程序段：PROCESS (CP) - 计数器计数计数器计数 BeginIF CPEvent AND CP=1 thenQ = Q+1;END IF;END PROCESS;NUM = Q(24 DOWNTO 21); -about 1 Hz S 24HZ，所以不，所以不会有闪烁情形产生。会有闪烁情形产生。三、实验

15、连线三、实验连线 计数器的输入时钟信号接时钟电路的相应输出计数器的输入时钟信号接时钟电路的相应输出（CLK0CLK5），复位信号接拨码开关或按键，输出），复位信号接拨码开关或按键，输出信号接信号接 七段显示译码器的数据输入端；七段显示译码器的数据输入端； 将七段显示译码起的将七段显示译码起的CP端接时钟输出，并使输入端接时钟输出，并使输入频率约为频率约为5MHZ，SEGOUT7.0分别接显示模块的分别接显示模块的DPA，SELOUT2.0分别接显示模块的分别接显示模块的SEL2SEL0，NUMOUT接接4个发光二极管。个发光二极管。 EDA综合课程设计（二）综合课程设计（二） 数字秒表设计数字

16、秒表设计一、设计内容一、设计内容 秒表的逻辑结构较简单，它主要由显示译码器、秒表的逻辑结构较简单，它主要由显示译码器、分频器、十进制计数器、六进制计数器和报警器组分频器、十进制计数器、六进制计数器和报警器组成。在整个秒表中最关键的是如何获得一个精确的成。在整个秒表中最关键的是如何获得一个精确的100HZ计时脉冲，除此之外，整个秒表还需有一个启计时脉冲，除此之外，整个秒表还需有一个启动信号和一个归零信号，以便秒表能随意停止及启动信号和一个归零信号，以便秒表能随意停止及启动。动。 秒表共有秒表共有6个输出显示，分别为百分之一秒、十个输出显示，分别为百分之一秒、十分之一秒、秒、十秒、分、十分，所以共

17、有分之一秒、秒、十秒、分、十分，所以共有6个计数个计数器与之相对应，器与之相对应，6个计数器的输出全都为个计数器的输出全都为BCD码输出，码输出，这样便于和显示译码器的连接。当计时达这样便于和显示译码器的连接。当计时达60分钟后，分钟后，蜂鸣器鸣响蜂鸣器鸣响10声。声。二、设计要求二、设计要求 四个四个10进制计数器：用来分别对百分之一秒、十进制计数器：用来分别对百分之一秒、十分之一秒、秒和分进行计数；分之一秒、秒和分进行计数； 两个两个6进制计数器：用来分别对十秒和十分进行计进制计数器：用来分别对十秒和十分进行计数；数； 分频器：用来产生分频器：用来产生100HZ计时脉冲；计时脉冲； 显示译

18、码器：完成对显示的控制。显示译码器：完成对显示的控制。 数字秒表内部结构数字秒表内部结构如图所示如图所示。三、设计步骤三、设计步骤1. 根据电路持点，用层次设计概念将此设计任务分根据电路持点，用层次设计概念将此设计任务分成若干模块，规定每一模块的功能和各模块之间的成若干模块，规定每一模块的功能和各模块之间的接口。让几个学生分做和调试其中之一，然后再将接口。让几个学生分做和调试其中之一，然后再将各模块合起来联试。以培养学生之间的合作精神，各模块合起来联试。以培养学生之间的合作精神，同时加深层次化设计概念。同时加深层次化设计概念。2. 了解软件的元件管理深层含义，以及模块元件之了解软件的元件管理深

19、层含义，以及模块元件之间的连接概念，对于不同目录下的同一设计，如何间的连接概念，对于不同目录下的同一设计，如何熔合。熔合。3. 适配划分前后的仿真内容有何不同概念，仿真信适配划分前后的仿真内容有何不同概念，仿真信号对象有何不同，让学生有更深一步了解。熟悉了号对象有何不同，让学生有更深一步了解。熟悉了CPLD设计的调试过程中手段的多样化。设计的调试过程中手段的多样化。4. 按适配划分后的管脚定位，同相关功能块硬件电按适配划分后的管脚定位，同相关功能块硬件电路接口连线。路接口连线。5. 所有模块全用所有模块全用VHDL语言描述。语言描述。四、硬件要求四、硬件要求 （1）主芯片）主芯片EPF10K1

20、0LC84-4。（2）6位八段扫描共阴级数码显示管。位八段扫描共阴级数码显示管。（3 3）二个按键开关（归零，启动）。）二个按键开关（归零，启动）。 五、实验连线五、实验连线 输入接口：输入接口：1 1代表归零，启动信号代表归零，启动信号RESET、START的管脚分的管脚分别连接按键开关。别连接按键开关。2 2 蜂鸣器鸣响信号蜂鸣器鸣响信号SPEAKER接蜂鸣器的输入。接蜂鸣器的输入。3 3代表计数时钟信号代表计数时钟信号CLK的管脚同的管脚同2.5MHZ时钟源时钟源相连。相连。 输出接口输出接口：代表扫描显示的驱动信号管脚代表扫描显示的驱动信号管脚SEL2，SEL1，SEL0和和AG参照设

21、计一中的连法。参照设计一中的连法。 返返 回回EDA综合课程设计（三）综合课程设计（三） 数字钟设计数字钟设计一、设计内容一、设计内容1 1具有时，分，秒，计数显示功能，以具有时，分，秒，计数显示功能，以24小时小时循环计时。循环计时。2 2具有清零，调节小时、分钟功能。具有清零，调节小时、分钟功能。3. 3. 具有整点报时功能，整点报时的同时具有整点报时功能，整点报时的同时LEDLED灯花灯花样显示。样显示。 1掌握多位计数器相连的设计方法。掌握多位计数器相连的设计方法。2掌握十进制、六进制、二十四进制计数器的掌握十进制、六进制、二十四进制计数器的设计方法。设计方法。3巩固多位共阴极扫描显示

22、数码管的驱动及编巩固多位共阴极扫描显示数码管的驱动及编码。码。4掌握扬声器的驱动。掌握扬声器的驱动。5LED灯的花样显示。灯的花样显示。6. 6. 掌握掌握EDAEDA技术的层次化设计方法。技术的层次化设计方法。 二、设计要求二、设计要求三、硬件要求三、硬件要求1主芯片主芯片EPF10K10LC84-4。28个个LED灯。灯。3蜂鸣器。蜂鸣器。48位八段扫描共阴极数码显示管。位八段扫描共阴极数码显示管。5 5三个按键开关（清零，调小时，调分钟）。三个按键开关（清零，调小时，调分钟）。 四、实验原理四、实验原理在同一芯片在同一芯片EPF10K10上集成了如下电路模块：上集成了如下电路模块： 1时

23、钟计数：时钟计数：秒秒60进制进制BCD码计数；码计数；分分60进制进制BCD码计数；码计数；时时24进制进制BCD码计数；码计数；同时整个计数器有清零，调分，调时功能。在接近同时整个计数器有清零，调分，调时功能。在接近整数时间能提供报时信号。整数时间能提供报时信号。2具有驱动具有驱动8位八段共阴扫描数码管的片选驱动信位八段共阴扫描数码管的片选驱动信号输出和八段字形译码输出。号输出和八段字形译码输出。3蜂鸣器在整点时有报时驱动信号产生。蜂鸣器在整点时有报时驱动信号产生。4 4LEDLED灯在整点时有花样显示信号产生。灯在整点时有花样显示信号产生。五、模块说明五、模块说明 各种进制的计数及时钟控

24、制模块（各种进制的计数及时钟控制模块（10进制、进制、6进制、进制、24进制）进制）; 扫描分时显示、译码模块扫描分时显示、译码模块; 彩灯、扬声器编码模块彩灯、扬声器编码模块; 各模块都用各模块都用VHDL语言编写。语言编写。 各功能模块连接示意图各功能模块连接示意图如图所示如图所示。 六、实验连线六、实验连线 输入接口：输入接口：1 1代表清零、调时、调分信号代表清零、调时、调分信号RESET、SETHOUR、SETMIN的管脚分别连接按键开关。的管脚分别连接按键开关。2 2代表计数时钟信号代表计数时钟信号CLK和扫描时钟信号和扫描时钟信号CLKDSP的管脚分别同的管脚分别同1HZ时钟源和

25、时钟源和32HZ（或更高）时钟源（或更高）时钟源相连。相连。 输出接口：输出接口：1 1代表扫描显示的驱动信号管脚代表扫描显示的驱动信号管脚SEL2，SEL1，SEL0和和AG参照设计一中的连法。参照设计一中的连法。2 2代表扬声器驱动信号的管脚代表扬声器驱动信号的管脚SPEAK同扬声器驱同扬声器驱动接口动接口SPEAKER相连。相连。3 3 代 表 花 样代 表 花 样 L E D 灯 显 示 的 信 号 管 脚灯 显 示 的 信 号 管 脚LAMP0 LAMP2同三个同三个LED灯相连。灯相连。返返 回回EDA综合课程设计（四）综合课程设计（四） 16X16点阵显示综合实验点阵显示综合实验

26、 一、一、 设计内容设计内容 设计一个共阴设计一个共阴16X16点阵控制接口，要求：在点阵控制接口，要求：在时钟信号的控制下，使点阵动态点亮，点亮方式时钟信号的控制下，使点阵动态点亮，点亮方式自行设计，其中列选信号为自行设计，其中列选信号为16-4编码器编码输出。编码器编码输出。16X16点阵点阵控制接口控制接口二、设计要求二、设计要求其中：其中：DIN3.0为显示花样模式选择，高电平有为显示花样模式选择，高电平有效；效；CLK为时钟输入端；为时钟输入端；DOTOUT15.0为行驱为行驱动信号输出；动信号输出；SELOUT3.0为列选信号输出，为为列选信号输出，为16-4编码信号。编码信号。控

27、制器的引脚功能图如图所示。控制器的引脚功能图如图所示。图案图案1 实现实现16X16点阵的点阵的16列同时从上往下依次列同时从上往下依次点亮，全亮后点亮，全亮后16列又同时从下往上依次熄列又同时从下往上依次熄灭。灭。 列选信号：采用与列选信号：采用与7段数码管的位选信号一样的处段数码管的位选信号一样的处理方法，即列扫描信号频率大于理方法，即列扫描信号频率大于24HZ。 行驱动信号：可以采用移位的方法，可先定义一行驱动信号：可以采用移位的方法，可先定义一个个16位的信号，若最高位置为位的信号，若最高位置为1，我们采用右移的，我们采用右移的方法，使每一位都置方法，使每一位都置1，这就实现依次点亮；

28、当第，这就实现依次点亮；当第0位也置位也置1后，给第后，给第0位置位置0，再采用左移的方法将，再采用左移的方法将每一位又重新置每一位又重新置0，这样就实现了反相依次熄灭，这样就实现了反相依次熄灭，等第等第15位为位为0时，又重新开始，以此循环。时，又重新开始，以此循环。 对于其他的显示花样，请自行设计。对于其他的显示花样，请自行设计。三、实验连线三、实验连线 将将CP端接时钟输出，并使输入频率约为端接时钟输出，并使输入频率约为1MHZ，DIN3.0分别接分别接4位拨码开关，位拨码开关，DOTOUT15.0分别接显示模块的分别接显示模块的L15L0，SELOUT3.0分别接显示模块的分别接显示模

29、块的SEL3SEL0。 一、实验目的一、实验目的二、硬件要求二、硬件要求16X16点阵字符发生器点阵字符发生器 1 主芯片主芯片EPF10K10LC84-4。2 可变时钟源。可变时钟源。3 带有事先编程好字库带有事先编程好字库/字符的字符的E2PROM 2864。4 1616扫描扫描LED点阵。点阵。1、 了解点阵字符的产生和显示原理。了解点阵字符的产生和显示原理。2、了解、了解E2PROM和和1616点阵点阵LED的工作机理。的工作机理。3 3、 加强对总线产生、地址定位的加强对总线产生、地址定位的CPLDCPLD实现的理解。实现的理解。 三、实验原理三、实验原理 1616扫描扫描LED点阵

30、的工作原理同点阵的工作原理同8位扫描数位扫描数码管类似。它有码管类似。它有16个共阴极输出端口，每个共阴极个共阴极输出端口，每个共阴极对应有对应有16个个LED显示灯。所以其扫描译码地址需显示灯。所以其扫描译码地址需4位位信号线。信号线。 2864E2PROM存贮器是电可擦除存贮器是电可擦除/编程的只读存贮编程的只读存贮器，容量为器，容量为8k8bit ,有有13位并行地址线和位并行地址线和8位并行数位并行数据线，而一个完整的字符所需的存贮容间为据线，而一个完整的字符所需的存贮容间为32字节字节即即328 bit，也就是说，也就是说2864最多可连续存最多可连续存256个个1616点阵字形。存

31、贮方式可事先约定好。点阵字形。存贮方式可事先约定好。 四、字库格式说明四、字库格式说明 这是一这是一16161616点阵字库，一个字占点阵字库，一个字占3232个字节，例个字节，例如如“正正”（如图所示如图所示），），所对应的所对应的32个字节是：个字节是：W0“00000000”，W1“00000000”，W2“00000000”，W3“00000000”，W4“00010000”，W5“00001000”，W6“00010000”，W7“00001000” 本实验就是要通过本实验就是要通过CPLDCPLD芯片产生读时序，将字芯片产生读时序，将字形从形从28642864中读出，然后产生写时序

32、，写入中读出，然后产生写时序，写入16161616的的点阵，使其扫描显示输出。点阵，使其扫描显示输出。 五、实验步骤五、实验步骤1、用、用EPF10K10芯片产生芯片产生2864的地址和读信号，的地址和读信号，A12A0，OE，2816的的CS片选接片选接“0”，VPP接接“1”。2、用、用EPF10K10芯片接收芯片接收2864的数据信号的数据信号D7D0，对外产生对外产生1616点阵的扫描驱动电路，其中段驱动点阵的扫描驱动电路，其中段驱动HOUT07、LOUT07；片选地址；片选地址SEL3SEL0。3 3、对、对28642864中的字符地址映射，编写相应的顺序的读中的字符地址映射，编写相

33、应的顺序的读过程信号和写过程信号，以及相应的扫描顺序。用过程信号和写过程信号，以及相应的扫描顺序。用层次化设计调试，实现设计功能，进行适配划分层次化设计调试，实现设计功能，进行适配划分, ,根根据结果调整，改进设计。据结果调整，改进设计。 4、实验连线。、实验连线。（1） 输入接口：输入接口： 代表扫描和地址产生的时钟信号管脚同可调时代表扫描和地址产生的时钟信号管脚同可调时钟源相连，扫描时钟钟源相连，扫描时钟CKDSP不低于不低于250HZ，读操作，读操作时钟时钟CLK不低于扫描时钟的不低于扫描时钟的20倍；汉字选择时钟倍；汉字选择时钟HZSEL在在1HZ左右。左右。 代表字形数据的信号管脚代

34、表字形数据的信号管脚D7D0同同2864的数的数据口相连。据口相连。 （2） 输出接口：输出接口： 代表地址信号的管脚代表地址信号的管脚A0A9同同2864的地址相的地址相应端相连；应端相连； 代表扫描驱动的代表扫描驱动的HOUT07、LOUT07，以，以及及SEL0SEL3信号管脚同信号管脚同1616LED点阵的段驱点阵的段驱动和片选地址端相连；动和片选地址端相连；16X1616X16点阵字符发生器的功能框图如图所示。点阵字符发生器的功能框图如图所示。 返返 回回EDA综合课程设计（五）综合课程设计（五） 数显式电容表数显式电容表 一、设计内容一、设计内容 设计安装并调试一个数显式电容表电路

35、设计安装并调试一个数显式电容表电路,要求如下：要求如下：1、能测量、能测量10F-990F范围内的电容量。范围内的电容量。2、用两只、用两只LED数码管构成数字显示器。数码管用来数码管构成数字显示器。数码管用来显示后两位显示后两位,均用十进制数表示均用十进制数表示,即数字显示器可显示即数字显示器可显示出的最大数字和最小数字分别为出的最大数字和最小数字分别为99和和0。3、数字显示器所显示的数字、数字显示器所显示的数字N与被测电容量与被测电容量CX的函的函数关系是数关系是 N=Cx/(10F)4、在正常工作条件下、在正常工作条件下,测量电路接上测量电路接上CX后数字显示后数字显示器便可自动显示出

36、数字器便可自动显示出数字,即不需要测试者进行清零、即不需要测试者进行清零、启动之类的操作启动之类的操作,便可正常显示。响应时间便可正常显示。响应时间Tx不超过不超过两秒钟两秒钟,即接上即接上CX在在2s之内之内,显示器所显示的数字显示器所显示的数字N符符合上述函数关系，其误差的绝对值在给定器件的前合上述函数关系，其误差的绝对值在给定器件的前提下尽量小提下尽量小(例如不超过例如不超过8/lOON+2,设环境温度在设环境温度在15-25范围内范围内)。5、在正常测量范围内、在正常测量范围内,显示数目应当清晰显示数目应当清晰,但允许有但允许有所闪动。所闪动。6、当被测电容超过、当被测电容超过990F

37、,则数码管呈暗状态。则数码管呈暗状态。7、测量电路应有接被测电容器的两根输入端、测量电路应有接被测电容器的两根输入端,两输入两输入端应有高电位（端应有高电位（“+”端）和低电位（端）和低电位（“-”端）之分端）之分,以便接被测电容的正负极性端以便接被测电容的正负极性端,而且它们的开路瞬时而且它们的开路瞬时值最大不超过值最大不超过5.5V。二、设计要求二、设计要求1、选择总体方案、选择总体方案 本方案是利用单稳或电容充放电规律，可以把被测电本方案是利用单稳或电容充放电规律，可以把被测电容量的大小转换成脉冲的宽窄，即脉冲的宽度容量的大小转换成脉冲的宽窄，即脉冲的宽度TX与与CX正比，把此脉冲作为门

38、控信号，即和频率固定不变正比，把此脉冲作为门控信号，即和频率固定不变的方波相与，便得到计数脉冲，将它送给计数、译码的方波相与，便得到计数脉冲，将它送给计数、译码显示器，若时钟脉冲的频率等参数合适，便可实现题显示器，若时钟脉冲的频率等参数合适，便可实现题中所要求的函数关系。中所要求的函数关系。 总体设计方案总体设计方案 2 2、单元电路设计要点、单元电路设计要点（1 1）低频方波发生器）低频方波发生器低频方波发生器的作用是用来控制计数控制电路周期低频方波发生器的作用是用来控制计数控制电路周期性的产生门控信号。性的产生门控信号。（2 2）充放电开关电路）充放电开关电路控制电容的充放电过程。控制电容

39、的充放电过程。（3 3）电压比较器和衰减整型电路电压比较器和衰减整型电路将电容充放电波形转换为符合要求的数字信号。将电容充放电波形转换为符合要求的数字信号。（4 4）时钟脉冲发生器时钟脉冲发生器其作用是产生计数脉冲其作用是产生计数脉冲cpcp。（5 5）计数器、译码器及数码显示计数器、译码器及数码显示 由于计数器的最大容量为由于计数器的最大容量为9999，个位和十位应各用一，个位和十位应各用一个个BCDBCD码计数器，可选用一片码计数器，可选用一片74LS7474LS74和一片和一片CD4518CD4518。对。对照它们的引脚图及功能表很容易完成上述芯片的连接。照它们的引脚图及功能表很容易完成

40、上述芯片的连接。 译码器的作用是将译码器的作用是将BCDBCD码译码供码译码供LEDLED数码管显示。数码管显示。（6 6）清零单稳清零单稳清零信号的作用是在每个计数周期开始时，首先对计清零信号的作用是在每个计数周期开始时，首先对计数器等进行清零复位，它应该是个窄脉冲（周期）信数器等进行清零复位，它应该是个窄脉冲（周期）信号。号。三、三、预习要求预习要求 1 1、熟悉题目的任务和要求；、熟悉题目的任务和要求；2 2、熟悉第四部分总体方案和单元电路的设计过程，、熟悉第四部分总体方案和单元电路的设计过程，完成单元电路设计和具体参数估算，画出详细实验电完成单元电路设计和具体参数估算，画出详细实验电路

41、。路。3 3、掌握所选器件的引脚功能和应用方法，计算出主、掌握所选器件的引脚功能和应用方法，计算出主要器件（集成电路芯片）的数量，初步规划器件的总要器件（集成电路芯片）的数量，初步规划器件的总体安装布局。体安装布局。4 4、掌握工作原理，写出详尽的安装、调试步骤和各、掌握工作原理，写出详尽的安装、调试步骤和各点正常情况下的波形图及其有关参数，做到心中有数。点正常情况下的波形图及其有关参数，做到心中有数。5 5、了解有关安装、调试的技术和方法。、了解有关安装、调试的技术和方法。四、设计步骤四、设计步骤1 1、设计各部分电路。、设计各部分电路。2 2、画出整体电路图。、画出整体电路图。3 3、分调

42、和联调分调和联调电路。电路。 五、总结报告要求五、总结报告要求1 1、预习要求中的所有要求；、预习要求中的所有要求；2 2、分调和联调中出现的问题及其解决方法；、分调和联调中出现的问题及其解决方法；3 3、实验结果的全面分析、评价，得出结论；、实验结果的全面分析、评价，得出结论；4 4、实验体会及你对本题目的改进意见。、实验体会及你对本题目的改进意见。返返 回回EDA综合课程设计（六）综合课程设计（六） 彩灯控制器彩灯控制器 一、设计目的一、设计目的 l.l.学习用学习用MSICMSIC和和SSICSSIC设计实用电路的方法。设计实用电路的方法。2.2.掌握移位寄存器、数据选择器、计数器、分频

43、器、掌握移位寄存器、数据选择器、计数器、分频器、单稳态触发器的功能与综合应用。单稳态触发器的功能与综合应用。3.3.熟悉环形计数器和扭环形计数器的计数状态及其熟悉环形计数器和扭环形计数器的计数状态及其应用。应用。4.4.掌握同步时序电路的设计方法。掌握同步时序电路的设计方法。5.5.熟悉实用脉冲与数字电路的安装、调试、故障分熟悉实用脉冲与数字电路的安装、调试、故障分析及其排除方法。析及其排除方法。 二、设计要求二、设计要求 用给定用给定ICIC设计、安装与调试彩灯控制器设计、安装与调试彩灯控制器, ,具体要求具体要求如下如下: :l.l.控制器有四组输出控制器有四组输出, ,每组至少能驱动四只每组至少能驱动四只LEDLED。2.2.设计用十六只设计用十六只LEDLED组成的彩灯图案。图案的状态变组成的彩灯图案。图案的状态变换至少有三种换至少有三种, ,并且能定时自动切换。并且能定时自动切换。3.3.彩灯图案状态变