一种面向机器的程序设计语言

1、第五章第五章 微机的存储器微机的存储器 存储器是微机的重要组成部分之一，它的种类很存储器是微机的重要组成部分之一，它的种类很多，各种存储器存储信息的媒体、存储原理和方法也多，各种存储器存储信息的媒体、存储原理和方法也各不相同。各不相同。 本章主要以各种微机中广泛应用的半导体存储器本章主要以各种微机中广泛应用的半导体存储器为对象，在研究存储器及其基本电路、基础知识的基为对象，在研究存储器及其基本电路、基础知识的基础上，础上，着重研究存储芯片及其与着重研究存储芯片及其与CPUCPU之间的连接与扩之间的连接与扩充问题充问题。此外还简要介绍了磁表面存储器、光盘存储。此外还简要介绍了磁表面存储器、光盘存

2、储器以及一些新型的存储器。器以及一些新型的存储器。5.15.1存储器的分类与组成存储器的分类与组成 存储器按它与存储器按它与CPUCPU的连接方式不同，可分为的连接方式不同，可分为内存内存储器和外存储器储器和外存储器。 通过通过CPUCPU的外部总线直接与的外部总线直接与CPUCPU相连相连的存储器称为的存储器称为内存储器（简称内存或主存）。内存储器（简称内存或主存）。 CPUCPU要通过要通过I/OI/O接口电路才能访问的存储器接口电路才能访问的存储器称为外称为外存储器（简称外存或二级存储器）。存储器（简称外存或二级存储器）。 按存储器信息的器件和媒体来分，有半导体存储按存储器信息的器件和媒

3、体来分，有半导体存储器、磁表面存储器、磁泡存储器和磁芯存储器以及光器、磁表面存储器、磁泡存储器和磁芯存储器以及光盘存储器等。盘存储器等。 图图5.15.1为为CPUCPU与存储器的连接结构示意图。图中内与存储器的连接结构示意图。图中内存由半导体存储器芯片组成，外存则有磁带、硬磁盘存由半导体存储器芯片组成，外存则有磁带、硬磁盘和软磁盘等。和软磁盘等。 一、半导体存储器的分类一、半导体存储器的分类 半导体存储器的分类如图半导体存储器的分类如图5.25.2所示。所示。 按使用的功能可分为两大类：随机存取存储器按使用的功能可分为两大类：随机存取存储器RAM(Random Access memory)R

4、AM(Random Access memory)和只读存储器和只读存储器ROM(Read Only ROM(Read Only Memory)Memory)。 RAM RAM按工艺又可分为双极型按工艺又可分为双极型RAMRAM和和MOS RAMMOS RAM两类，而两类，而MOS RAMMOS RAM又可分为静态又可分为静态(Static)(Static)和动态和动态(Dynamic)RAM(Dynamic)RAM两两种。双极型种。双极型RAMRAM的特点是存取速度快，但集成度低，功的特点是存取速度快，但集成度低，功耗大，主要用于速度要求高的微机中；静态耗大，主要用于速度要求高的微机中；静态M

5、OS RAMMOS RAM的的集成度高于双极型集成度高于双极型RAM,RAM,功耗低于双极型功耗低于双极型RAMRAM；动态；动态RAMRAM比静态比静态RAMRAM具有更高的集成度具有更高的集成度, ,但是它靠电路中栅极电但是它靠电路中栅极电容来储存信息，由于电容器上的电会泄它需要定时进容来储存信息，由于电容器上的电会泄它需要定时进行刷新。行刷新。 只读存储器按工艺也可分为双极型和只读存储器按工艺也可分为双极型和型，但一般根据信息写入的方式不同，而型，但一般根据信息写入的方式不同，而分为分为: : 掩模式掩模式; ; 可编程和可擦除可编程和可擦除; ; 可再编程等。可再编程等。 二、半导体存

6、储器的组成二、半导体存储器的组成 半导体存储器的组成框图如图半导体存储器的组成框图如图5.35.3所示。它一般所示。它一般由由存储体、地址选择电路、输入输出电路和控制电存储体、地址选择电路、输入输出电路和控制电路路组成。组成。（一）（一） 存储体存储体 存储体是存储存储体是存储1 1或或0 0信息的电路实体，它由许多存信息的电路实体，它由许多存储单元组成，每个存储单元赋予一个编号，称为地址储单元组成，每个存储单元赋予一个编号，称为地址单元号。而每个存储单元由若干位组成，每个位需要单元号。而每个存储单元由若干位组成，每个位需要一个存储元件。一个存储元件。 存储器的地址用一组二进制数表示，其地址线

7、的存储器的地址用一组二进制数表示，其地址线的位数位数n n与存储单元的数量与存储单元的数量N N之间的关系为：之间的关系为： 2 =N2 =Nn n地址线数与存储单元数的关系列于下表中：地址线数与存储单元数的关系列于下表中：（二）地址选择电路（二）地址选择电路 地址选择电路包括地址码缓冲器，地址译码地址选择电路包括地址码缓冲器，地址译码器等。器等。 地址译码器用来对地址码译码。地址译码器用来对地址码译码。 地址译码方式有两种：地址译码方式有两种： 1. 1.单译码方式（或称字结构）单译码方式（或称字结构） 它的全部地址只用一个电路译码，译码输出它的全部地址只用一个电路译码，译码输出的字选择线直

8、接选中对应地址码的存储单元。的字选择线直接选中对应地址码的存储单元。2.2.双译码方式双译码方式（或称重合译码）（或称重合译码） 双译码方式如图双译码方式如图5.45.4所示。所示。 它将它将地址码分为地址码分为X X和和Y Y两部分，用两个译码电两部分，用两个译码电路分别译码路分别译码。 向译码又称行译码，其输出线称行选择线，向译码又称行译码，其输出线称行选择线，它选中存储矩阵中一行的所有存储单元。它选中存储矩阵中一行的所有存储单元。 向译码又称列译码，其输出线称列选择线，向译码又称列译码，其输出线称列选择线，它选中一列的所有单元。它选中一列的所有单元。 只有只有X X向和向和Y Y向的选择

9、线同时选中的那一位存向的选择线同时选中的那一位存储单元储单元, ,才能进行读或写操作。才能进行读或写操作。 （三）读（三）读/ /写电路与控制电路写电路与控制电路 读读/ /写电路包括读写电路包括读/ /写放大器、数据缓冲器（三态双写放大器、数据缓冲器（三态双向缓冲器）等。它是数据信息输入和输出的通道。向缓冲器）等。它是数据信息输入和输出的通道。 外界对存储器的控制信号有读信号（）、写信外界对存储器的控制信号有读信号（）、写信号（）和片选信号（）等，通过控制电路以控号（）和片选信号（）等，通过控制电路以控制存储器的读或写操作以及片选。只有片选信号处于有制存储器的读或写操作以及片选。只有片选信号

10、处于有效状态，存储器才能与外界交换信息。效状态，存储器才能与外界交换信息。5.25.2随机存取存储器（随机存取存储器（RAMRAM）一、静态随机存取存储器一、静态随机存取存储器（一）静态的基本存储电路（一）静态的基本存储电路 静态的基本存储电路，静态的基本存储电路，是由个管组成是由个管组成的触发器的触发器. .如图如图5.55.5所示：所示：（二）静态（二）静态RAMRAM的组成的组成 静态静态RAMRAM的结构组成原理图如图的结构组成原理图如图5.65.6所示：所示：（三）静态（三）静态RAMRAM的读的读/ /写过程写过程 1.1.读出过程读出过程 （1 1）地址码）地址码-加到加到RAM

11、RAM芯片的地芯片的地址输入端，经址输入端，经X X与与Y Y地址译码器译码，产生行选地址译码器译码，产生行选与列选信号，选中某一存储单元，该单元中存与列选信号，选中某一存储单元，该单元中存储的代码，经一定时间，出现在储的代码，经一定时间，出现在I IO O电路的输电路的输入端。电路对读出的信号进行放大、整入端。电路对读出的信号进行放大、整形，送至输出缓冲寄存器。缓冲寄存器一般具形，送至输出缓冲寄存器。缓冲寄存器一般具有三态控制功能，没有开门信号，所存数据还有三态控制功能，没有开门信号，所存数据还不能送到不能送到DBDB上。上。（2 2）在送上地址码的同时，还要送上读）在送上地址码的同时，还要

12、送上读/ /写控制信写控制信号（号（R/WR/W或或RDRD、WRWR）和片选信号（）和片选信号（CSCS）。读出时，）。读出时，使使R/WR/W，CSCS，这时，输出缓冲寄存器的三，这时，输出缓冲寄存器的三态门将被打开，所存信息送至态门将被打开，所存信息送至DBDB上。于是，存储单上。于是，存储单元中的信息被读出。元中的信息被读出。 2.2.写入过程写入过程（）地址码加在（）地址码加在RAMRAM芯片的地址输入端，选中相应的芯片的地址输入端，选中相应的存储单元，使其可以进行写操作。存储单元，使其可以进行写操作。（）将要写入的数据放在（）将要写入的数据放在DBDB上。上。（）加上片选信号（）加

13、上片选信号CSCS及写入信号及写入信号R/WR/W。这两。这两个有效控制信号打开三态门使个有效控制信号打开三态门使DBDB上的数据进入输入电上的数据进入输入电路，送到存储单元的位线上，从而写入该存储单元。路，送到存储单元的位线上，从而写入该存储单元。 （四）静态（四）静态RAMRAM芯片举例芯片举例 静态静态RAMRAM芯片有芯片有21142114、21422142、61166116、62646264等。等。 例如：常用的例如：常用的Intel 6116 Intel 6116 是是CMOSCMOS静态静态RAMRAM芯片，属芯片，属双列直插式、双列直插式、2121引脚封装。它的存储容量为引脚封

14、装。它的存储容量为2K2K8 8位，位，其引脚及内部结构框图如图其引脚及内部结构框图如图5.75.7所示：所示： 二、动态随机存储器二、动态随机存储器 动态动态RAMRAM芯片是以芯片是以MOSMOS管栅极电容是否充有电荷来管栅极电容是否充有电荷来存储信息的，其基本单元电路一般由四管、三管和单存储信息的，其基本单元电路一般由四管、三管和单管组成，以三管和单管较为常用。由于它所需要的管管组成，以三管和单管较为常用。由于它所需要的管子较少，故可以扩大每片存储器芯片的容量，并且其子较少，故可以扩大每片存储器芯片的容量，并且其功耗较低，所以在微机系统中，大多数采用动态功耗较低，所以在微机系统中，大多数

15、采用动态RAMRAM芯片。芯片。( (一）动态基本存储电路一）动态基本存储电路 三管动态基本存储电路三管动态基本存储电路三管动态基本存储电路如图三管动态基本存储电路如图5.85.8所示，它由个管所示，它由个管子和两条字选择线，两条数据线组成。子和两条字选择线，两条数据线组成。 写入操作时，写选择线上为高电平，写入操作时，写选择线上为高电平，1 1导通。导通。待写入的信息由写数据线通过待写入的信息由写数据线通过1 1加到加到2 2管的栅管的栅极上，对栅极电容极上，对栅极电容CgCg充电。若写入，则充电。若写入，则CgCg上充上充有电荷；若写入，则有电荷；若写入，则CgCg上无电荷。写操作结束上无

16、电荷。写操作结束后，后，1 1截止，信息被保存在电容截止，信息被保存在电容CgCg上。上。 读出操作时，先在读出操作时，先在4 4管栅极加上预充电脉冲，使管栅极加上预充电脉冲，使4 4管导通，读数据线因有寄生电容管导通，读数据线因有寄生电容CDCD而预充到（而预充到（）。然后使读选择线为高电平，）。然后使读选择线为高电平，3 3管导通。若管导通。若2 2管栅极电容管栅极电容CgCg上已存有上已存有“”信息，则信息，则2 2管导通。管导通。这时，读数据线上的预充电荷将通过这时，读数据线上的预充电荷将通过3,3,2 2而泄放，而泄放，于是，读数据线上为。若于是，读数据线上为。若2 2管栅极电容上所

17、存为管栅极电容上所存为“”信息，则信息，则2 2管不导通，则读数据线上为。因管不导通，则读数据线上为。因此，经过读操作，在读数据线上可以读出与原存储相此，经过读操作，在读数据线上可以读出与原存储相反的信息。若再经过读出放大器反相后，就可以得到反的信息。若再经过读出放大器反相后，就可以得到原存储信息了。原存储信息了。 对于三管动态基本存储电路，即使电源不掉对于三管动态基本存储电路，即使电源不掉电，电，CgCg的电荷也会在几毫秒之内逐渐泄漏掉，而的电荷也会在几毫秒之内逐渐泄漏掉，而丢失原存信息。为此，必须每隔丢失原存信息。为此，必须每隔msmsmsms定定时对时对CgCg充电，以保持原存信息不变，

18、此即动态存充电，以保持原存信息不变，此即动态存储器的刷新（或叫再生）。储器的刷新（或叫再生）。 刷新要有刷新电路，如图刷新要有刷新电路，如图5.85.8所示，若周期性所示，若周期性地读出信息，但不往外输出（这由读信号为高地读出信息，但不往外输出（这由读信号为高电平来保证），经三态门（由刷新信号为电平来保证），经三态门（由刷新信号为低电平时使其导通）反相，再写入低电平时使其导通）反相，再写入CgCg，就可实现刷，就可实现刷新。新。刷新即：刷新即：读出重写读出重写单管动态基本存储电路单管动态基本存储电路 单管动态基本存储电路如图单管动态基本存储电路如图5.95.9所示，它由所示，它由1 1管管和寄

19、生电容和寄生电容CsCs组成。组成。 写入时，使字选线上为高电平，写入时，使字选线上为高电平，T1T1管导管导通，待写入的信息由位线通，待写入的信息由位线D D（数据线）存入（数据线）存入CsCs。 读出时，同样使字选线上为高电平，读出时，同样使字选线上为高电平，T1T1管导通，则存储在管导通，则存储在CsCs上的信息通过上的信息通过T1T1管送到管送到D D线上，再通过放大，即可得到存储信息。线上，再通过放大，即可得到存储信息。 为了节省面积，电容为了节省面积，电容CsCs不可能做得很大，一不可能做得很大，一般使般使CsCsCdCd。这样，读出。这样，读出“1”1”和和“0”0”时电平差时电

20、平差别不大，故需要鉴别能力高的读出放大器。此外，别不大，故需要鉴别能力高的读出放大器。此外，CsCs上的信息被读出后，其寄存的电压由上的信息被读出后，其寄存的电压由0.2V0.2V下降下降为为0.1V0.1V。这是一个破坏性读出，要保持原存信息，。这是一个破坏性读出，要保持原存信息，读出后必须重写。因此，使用单管电路，其外围读出后必须重写。因此，使用单管电路，其外围电路比较复杂。但由于使用管子最少，电路比较复杂。但由于使用管子最少，4K4K以上容以上容量较大的量较大的RAMRAM，大多采用单管电路。，大多采用单管电路。 （二）动态（二）动态RAMRAM芯片举例芯片举例 Intel 2116 I

21、ntel 2116单管动态单管动态RAMRAM芯片的引脚和逻辑符芯片的引脚和逻辑符号如图号如图5.105.10所示。所示。Intel 2116 Intel 2116 单管动态单管动态RAMRAM芯片引脚名称见表芯片引脚名称见表5.25.2。 Intel 2116 Intel 2116 芯片的存储容量为芯片的存储容量为16K16K1 1位，需要位，需要1414条地址输入线，但条地址输入线，但21162116只有只有1616条引脚。由于受封条引脚。由于受封装引线的限制，只用了装引线的限制，只用了A A0 0到到A A6 67 7条地址输入线，数据条地址输入线，数据线只有线只有1 1条条(1(1位位

22、) )，而且数据输入，而且数据输入(D(DININ) )和输出和输出(D(DOUTOUT) )端端是分开的，他们有各自的锁存期。写允许信号是分开的，他们有各自的锁存期。写允许信号WEWE为为低电平时表示允许写入，为高电平时可以读出。低电平时表示允许写入，为高电平时可以读出。 如表如表5.25.2指出，它需要指出，它需要3 3种电源。种电源。Intel 2116Intel 2116的内部结构如图的内部结构如图5.115.11所示：所示：综上所述，综上所述， 动态基本存储电路所需管子的动态基本存储电路所需管子的数目比静态的要少，提高了集成度，降低了成本，数目比静态的要少，提高了集成度，降低了成本，

23、存取速度快。但由于要刷新，需要增加刷新电路，存取速度快。但由于要刷新，需要增加刷新电路，外围控制电路比较复杂。静态尽管集成度外围控制电路比较复杂。静态尽管集成度低些，但静态基本存储电路工作较稳定，也不需低些，但静态基本存储电路工作较稳定，也不需要刷新，所以外围控制电路比较简单。究竟选用要刷新，所以外围控制电路比较简单。究竟选用哪种，要综合比较各方面的因素决定。哪种，要综合比较各方面的因素决定。一、只读存储器存储信息的原理和组成一、只读存储器存储信息的原理和组成 .3 .3 只读存储器（）只读存储器（）的存储元的存储元件如图件如图5.125.12所示：所示：它可以看作是一个它可以看作是一个单向导

24、通的开关电单向导通的开关电路。当字线上加有路。当字线上加有选中信号时，如果选中信号时，如果电子开关是断开电子开关是断开的，位线上将输的，位线上将输出信息；如果出信息；如果是接通的，则位线是接通的，则位线经接地，将经接地，将输出信息输出信息0 0。ROMROM的组成结构与的组成结构与RAMRAM相似，一般也是由相似，一般也是由地址译码电路、存储矩阵、读出电路及控制地址译码电路、存储矩阵、读出电路及控制电路等部分组成。图电路等部分组成。图5.135.13是有是有1616个存储单元、个存储单元、字长为字长为1 1位的位的ROMROM示意图。示意图。1616个存储单元，地个存储单元，地址码应为址码应为

25、4 4位，因采用复合译码方式，其行位，因采用复合译码方式，其行地址译码和列地址译码各占两位地址码。地址译码和列地址译码各占两位地址码。 对某一固定地址单元而言，仅有一根行选对某一固定地址单元而言，仅有一根行选线和一根列选线有效，其相交单元即为选中单线和一根列选线有效，其相交单元即为选中单元，再根据被选中单元的开关状态，数据线上元，再根据被选中单元的开关状态，数据线上将读出将读出0 0或或1 1信息。例如，若地址信息。例如，若地址3 30 0为为01100110，则行选线，则行选线2 2及列选线及列选线1 1有效（输出低有效（输出低电平），图中，有电平），图中，有* *号的单元被选中，其开关号的

26、单元被选中，其开关是接通的，故读出的信息为。当片选信号有是接通的，故读出的信息为。当片选信号有效时，打开三态门，被选中单元所存信息即可效时，打开三态门，被选中单元所存信息即可送至外面的数据总线上。图中所示仅是送至外面的数据总线上。图中所示仅是1616个存个存储单元的储单元的1 1位，位，8 8个这样的阵列，才能组成一个个这样的阵列，才能组成一个16168 8位的位的ROMROM存储器。存储器。（一）不可编程掩模式（一）不可编程掩模式MOSMOS只读存储器只读存储器 不可编程掩模式不可编程掩模式MOS ROMMOS ROM又称为固定存储器，其又称为固定存储器，其内部存储矩阵的结构如图内部存储矩阵

27、的结构如图5.135.13所示。它是由器件制所示。它是由器件制造厂家根据用户事先编好的机器码程序，把造厂家根据用户事先编好的机器码程序，把0 0、1 1信信息存储在掩模图形中而制成的息存储在掩模图形中而制成的ROMROM芯片。这种芯片制芯片。这种芯片制成以后，它的存储矩阵中每个成以后，它的存储矩阵中每个MOSMOS管所存储的信息管所存储的信息0 0或或1 1被固定下来，不能再改变，而只能读出。如果要被固定下来，不能再改变，而只能读出。如果要修改其内容，只有重新制作。因此，它只适用于大修改其内容，只有重新制作。因此，它只适用于大批量生产，不适用于科学研究。批量生产，不适用于科学研究。二、只读存储

28、器的分类、只读存储器的分类 （二）可编程存储器（二）可编程存储器 为了克服上述掩模式为了克服上述掩模式MOS ROMMOS ROM芯片不能修改内容芯片不能修改内容的缺点，设计了一种可编程序的只读存储器的缺点，设计了一种可编程序的只读存储器PROM(Programmable ROMPROM(Programmable ROM），用户在使用前可以根据），用户在使用前可以根据自己的需要编制自己的需要编制ROMROM中的程序。熔丝式中的程序。熔丝式PROMPROM的存储电的存储电路相当于图路相当于图5.125.12的元件原理图，其中的电子开关的元件原理图，其中的电子开关S S改改为一段熔丝，熔丝可用镍铬

29、丝或多晶硅制成。为一段熔丝，熔丝可用镍铬丝或多晶硅制成。 假定在制造时，每一单元都由熔丝接通，假定在制造时，每一单元都由熔丝接通，则存储的都是信息。如果用户在使用前则存储的都是信息。如果用户在使用前根据程序的需要，利用编程写入器对选中根据程序的需要，利用编程写入器对选中的基本存储电路通以的基本存储电路通以mAmAmAmA的电的电流，将熔丝烧断，则该单元将存储信息。流，将熔丝烧断，则该单元将存储信息。这样，便完成了程序修改。由于熔丝烧断这样，便完成了程序修改。由于熔丝烧断后，无法再接通，所以，后，无法再接通，所以，PROMPROM只能一次编只能一次编程。编程后，不能再修改。程。编程后，不能再修改

30、。 （三）可擦除、可再编程的只读存储器（三）可擦除、可再编程的只读存储器 PROMPROM芯片虽然可供用户进行一次修改程序，芯片虽然可供用户进行一次修改程序，但仍很局限。为了便于研究工作，试验各种但仍很局限。为了便于研究工作，试验各种ROMROM程序方案，就研制了一种可擦除、可再编程的程序方案，就研制了一种可擦除、可再编程的ROMROM，即，即EPROMEPROM（Erasable PROMErasable PROM）。）。 在在EPROMEPROM芯片出厂时，它是未编程的。若芯片出厂时，它是未编程的。若EPROMEPROM中写入的信息有错或不需要时，可用两种中写入的信息有错或不需要时，可用两

31、种方法来擦除原存的信息。一种是利用专用的紫外方法来擦除原存的信息。一种是利用专用的紫外线灯对准芯片上的石英窗口照射线灯对准芯片上的石英窗口照射10102020分钟，即分钟，即可擦除原写入的信息，以恢复出厂的状态，经过可擦除原写入的信息，以恢复出厂的状态，经过照射后的照射后的EPROMEPROM，就可再写入信息。写好信息的，就可再写入信息。写好信息的EPROMEPROM为防止光线照射，常用遮光纸贴于窗口上。为防止光线照射，常用遮光纸贴于窗口上。这种方法只能把存储的信息全部擦除后再重新写这种方法只能把存储的信息全部擦除后再重新写入，它不能只擦除个别单元或某几位的信息，而入，它不能只擦除个别单元或某

32、几位的信息，而且擦除的时间也越长。且擦除的时间也越长。 近几年来，采用金属氮氧化物硅近几年来，采用金属氮氧化物硅（MNOSMNOS）工艺生产的）工艺生产的MNOSMNOS型型PROMPROM，它是一种，它是一种利用电来改写的可编程只读存储器，即利用电来改写的可编程只读存储器，即EEPROMEEPROM，这种只读存储器能解决上述问题。，这种只读存储器能解决上述问题。但是，但是，EEPROMEEPROM有存取速度慢，完成改写程序有存取速度慢，完成改写程序需要较复杂的设备等缺点，现在正在迅速发需要较复杂的设备等缺点，现在正在迅速发展高密度、高存取速度的展高密度、高存取速度的EEPROMEEPROM技

33、术。技术。5.4 5.4 存储器的连接存储器的连接 本章要解决两个问题：本章要解决两个问题： 一个是如何用容量较小、字长较短的芯片，一个是如何用容量较小、字长较短的芯片，组成微机系统所需的存储器；组成微机系统所需的存储器； 另一个是存储器与的连接方法与应另一个是存储器与的连接方法与应注意的问题。注意的问题。一、存储器芯片的扩充一、存储器芯片的扩充（一）位数的扩充（一）位数的扩充 用位或位的存储器芯片构成位的存储器，可采用位或位的存储器芯片构成位的存储器，可采用位并联的方法。例如，可以用片用位并联的方法。例如，可以用片位的芯片组位的芯片组成容量为成容量为位的存储器，如图位的存储器，如图5.155

34、.15所示。这时，各所示。这时，各芯片的数据线分别接到数据总线的各位，而地址线的相应芯片的数据线分别接到数据总线的各位，而地址线的相应位及各控制线，则并联在一起。图位及各控制线，则并联在一起。图5.165.16则是用片则是用片位的芯片，组成位的芯片，组成位的存储器的情况。这时，一位的存储器的情况。这时，一片芯片的数据线接数据总线的低片芯片的数据线接数据总线的低4 4位，另一片芯片的数据线位，另一片芯片的数据线则接数据总线的高则接数据总线的高4 4位。而两片芯片的地址线及控制线则分位。而两片芯片的地址线及控制线则分别并联在一起。别并联在一起。 （二）地址的扩充（二）地址的扩充 当扩充存储容量时，

35、采用地址串联的方法。这当扩充存储容量时，采用地址串联的方法。这时，要用到地址译码电路，以其输入的地址码来区时，要用到地址译码电路，以其输入的地址码来区分高位地址，而以其输出端的控制线来对具有相同分高位地址，而以其输出端的控制线来对具有相同低位地址的几片存储器芯片进行片选。低位地址的几片存储器芯片进行片选。 地址译码电路是一种可以将地址码翻译成相应地址译码电路是一种可以将地址码翻译成相应控制信号的电路。有控制信号的电路。有2-42-4译码器，译码器，3-83-8译码器等。译码器等。 例：例：图图5.185.18是用是用4 4片片16K16K8 8位的存储器芯片（或是经过位的存储器芯片（或是经过位

36、扩充的芯片组）组成位扩充的芯片组）组成64K64K8 8位存储器连接线路。位存储器连接线路。16K16K存储存储器芯片的地址为器芯片的地址为1414位，而位，而64K64K存储器的地址码应有存储器的地址码应有1616位。连位。连接时，各芯片的接时，各芯片的1414位地址线可直接接地址总线的位地址线可直接接地址总线的A0A0A13A13，而地址总线的而地址总线的A15A15，A14A14则接到则接到2-42-4译码器的输入端，其输出译码器的输入端，其输出端端4 4根选择线分别接到根选择线分别接到4 4片芯片的片选片芯片的片选CSCS端。端。 因此，在任一地址码时，仅有一片芯片处于被选中的因此，在

37、任一地址码时，仅有一片芯片处于被选中的工作状态，各芯片的取值范围如表工作状态，各芯片的取值范围如表5.5.所示。所示。 Good morning 在第在第3 3章中，对章中，对80868086最小方式与最大方式的典型最小方式与最大方式的典型系统结构以及系统结构以及80868086存储器高低位库的连接，曾作过存储器高低位库的连接，曾作过一些概略的介绍。这里，将结合存储器的分类及其一些概略的介绍。这里，将结合存储器的分类及其与与8086 CPU8086 CPU的具体连接给予较详细的说明。图的具体连接给予较详细的说明。图5.195.19两片两片27322732组成组成4K4K字程序存储器字程序存储器

38、二、存储器与二、存储器与CPUCPU的连接的连接 1.1.只读存储器与只读存储器与8086CPU8086CPU的连接的连接 ROM ROM、PROMPROM或或EPROMEPROM芯片都可以与芯片都可以与80868086系统总线连接，实现系统总线连接，实现程序存储器。例如，程序存储器。例如，27162716、27322732、27642764和和2712827128这一类这一类EPROMEPROM芯芯片，由于它们属于以片，由于它们属于以1 1字节宽度输出组织的，因此，在连接到字节宽度输出组织的，因此，在连接到80868086系统时，为了存储系统时，为了存储1616位指令字，要使用两片这类芯片并

39、联位指令字，要使用两片这类芯片并联组成一组。图组成一组。图5.195.19给出了给出了两片两片2732 EPROM2732 EPROM与与80868086系系统总线的连接示意图。该统总线的连接示意图。该存储器子系统提供了存储器子系统提供了4K4K字字的程序存储器的程序存储器( (即存放指令即存放指令代码的只读存储器代码的只读存储器) )。2.2.静态静态RAMRAM与与8086CPU8086CPU芯片的连接芯片的连接 一般，当微机系统的存储器容量少于一般，当微机系统的存储器容量少于16K16K字时，宜采用静态字时，宜采用静态RAMRAM芯片，因为大多数动态芯片，因为大多数动态RAMRAM芯片都

40、是以芯片都是以16K16K1 1位或位或64K64K1 1位位来组织的，并且，动态来组织的，并且，动态RAMRAM芯片还要求动态刷新电路，这种附芯片还要求动态刷新电路，这种附加的支持电路会增加存储器的成本。加的支持电路会增加存储器的成本。8086 CPU8086 CPU无论是在最小方无论是在最小方式或最大方式下，都可以寻址式或最大方式下，都可以寻址1MB1MB的存储单元，的存储单元，存储器均按字存储器均按字节编址节编址。图。图5.205.20给出给出了了2K2K字的读写存储器字的读写存储器子系统。存储器芯片子系统。存储器芯片选用静态选用静态RAM RAM 6116(2K6116(2K8 8位位

41、) )。 3.EPROM 3.EPROM、静态、静态RAMRAM与与8086CPU8086CPU连接的实例连接的实例 图图5.215.21给出了给出了8086CPU8086CPU组成的单处理器系统的典型结组成的单处理器系统的典型结构。图中，构。图中，80868086接成最小工作方式（接成最小工作方式（MN/MXMN/MX引脚置逻辑高引脚置逻辑高电平）。当机器复位时，电平）。当机器复位时，80868086将执行将执行FFFF0HFFFF0H单元的指令。单元的指令。 三、存储器与三、存储器与CPUCPU连接应该注意的一些问题连接应该注意的一些问题 存储器与存储器与CPUCPU连接时，原则上可将存储

42、器的地址线、数连接时，原则上可将存储器的地址线、数据线与控制信号线分别接到据线与控制信号线分别接到CPUCPU的地址总线、数据总线和的地址总线、数据总线和控制总线上去。但在实用中，有些问题必须加以考虑。控制总线上去。但在实用中，有些问题必须加以考虑。（一）（一）CPUCPU外部总线的负载能力外部总线的负载能力 CPU CPU外部总线的负载能力，即能带一个标准的外部总线的负载能力，即能带一个标准的TTLTTL负载。负载。对于对于MOSMOS存储器来说，它的直流负载很小，主要是电容负存储器来说，它的直流负载很小，主要是电容负载，故在小系统中，载，故在小系统中，CPUCPU可以与存储器直接相连。而在

43、较可以与存储器直接相连。而在较大的存储系统中，连接的存储器芯片片数较多，就会造成大的存储系统中，连接的存储器芯片片数较多，就会造成总线过载，故应增加总线的驱动能力。通常采用加缓冲器总线过载，故应增加总线的驱动能力。通常采用加缓冲器或总线驱动器等方法来实现。或总线驱动器等方法来实现。（二）各种信号线的配合与连接（二）各种信号线的配合与连接 通常，由于通常，由于CPUCPU的各种信号要求与存储器的各种信号要的各种信号要求与存储器的各种信号要求有所不同，往往要配合以必要的辅助电路。求有所不同，往往要配合以必要的辅助电路。数据线：数据传送一般是双向的。存储器芯片的数据线有数据线：数据传送一般是双向的。

44、存储器芯片的数据线有输入输出共用的和分开的数据线的连接两种结构。对于共输入输出共用的和分开的数据线的连接两种结构。对于共用的数据线，由于芯片内部有三态驱动器，故它可以直接用的数据线，由于芯片内部有三态驱动器，故它可以直接与与CPUCPU数据总线连接。而输入线与输出线分开的芯片，则要数据总线连接。而输入线与输出线分开的芯片，则要外加三态门，才能与外加三态门，才能与CPUCPU数据总线相连数据总线相连, ,如图如图5.225.22所示：所示： 地址线：存储器的地址线一般可以直接接到地址线：存储器的地址线一般可以直接接到CPUCPU的地址的地址总线。而大容量的动态总线。而大容量的动态RAMRAM，为

45、了减少引线的数目，往往，为了减少引线的数目，往往采用分时输入的方式，这时，需在采用分时输入的方式，这时，需在CPUCPU与存储器芯片之间与存储器芯片之间加上多路转换开关，用加上多路转换开关，用CASCAS与与RASRAS分别将地址的高位与低分别将地址的高位与低位送入存储器。位送入存储器。 控制线：控制线：CPUCPU通过控制线送出命令，以控制存储器的读通过控制线送出命令，以控制存储器的读写操作，以及送出片选信号、定时信号等。写操作，以及送出片选信号、定时信号等。（三）（三）CPUCPU的时序与存储器的存储速度之间的匹配的时序与存储器的存储速度之间的匹配 CPUCPU在取指和存储器读、写操作时，

46、其时序是固定的，在取指和存储器读、写操作时，其时序是固定的，由此来选择存储器的存取速度。对速度较慢的存储器，由此来选择存储器的存取速度。对速度较慢的存储器，需要增加等待周期需要增加等待周期w w，以满足快速，以满足快速CPUCPU的要求。的要求。（四）存储器的地址分配及片选信号的产生（四）存储器的地址分配及片选信号的产生 内存包括内存包括RAMRAM和和ROMROM两大部分，而两大部分，而RAMRAM又分为系统又分为系统区（即监控程序或操作系统占用的内存区域）和用户区（即监控程序或操作系统占用的内存区域）和用户区，因而，要合理地分配内存地址空间。区，因而，要合理地分配内存地址空间。此外，由于目

47、前生产的存储器芯片，其单片的存此外，由于目前生产的存储器芯片，其单片的存储容量有限，需要若干片存储器芯片才能组成一个存储容量有限，需要若干片存储器芯片才能组成一个存储器，故要求正确解决芯片的片选信号。储器，故要求正确解决芯片的片选信号。 4. 4.虚拟通道存储器：虚拟通道存储器：VCMVCM（Virtual Channel MemoryVirtual Channel Memory） VCM VCM由由NECNEC公司开发，是一种新兴的公司开发，是一种新兴的“缓冲缓冲DRAM”DRAM”，该技术将在大容量该技术将在大容量SDRAMSDRAM中采用。它集成了所谓的中采用。它集成了所谓的“通道通道缓冲缓冲”，由高速寄存器进行配置和控制。在实现高速数，由高速寄存器进行配置和控制。在实现高速数据传输（即据传输（即“带宽带宽”增大）的同时，增大）的同时，VCMVCM还维持着与传统还维持着与传统SDRAMSDRAM的高度兼容性，所以通常也把的高度兼容性，所以通常也把VCMVCM内存称为内存称为VCM VCM SDRAMSDRAM。在设计上，系统（主要是主板）不需要作大的改。在设计上，系统（主要是主板）不需要作大的改动，便能提供对动，便能提供对VCMVCM的支持。的支持。VCMVCM可从内存前端进程的外可从内