电子设计自动化实验.

1、电子设计自动化实验电子设计自动化实验-动态显示模块设计动态显示模块设计自动化学院电工电子实验教学中心自动化学院电工电子实验教学中心电工电子实验教程电子设计自动化实验 背景介绍背景介绍（1 1）电子设计自动化电子设计自动化课程教学实验之二课程教学实验之二（2 2）实验时间）实验时间 2 2 学时学时（3 3）实验要求：）实验要求：熟悉软件的使用，建立模块化、层次化设计思想。熟悉软件的使用，建立模块化、层次化设计思想。（4 4）实验考核）实验考核 实验的考核方式以现场实验情况和实验报告综合评分各占实验的考核方式以现场实验情况和实验报告综合评分各占50%50%比例。比例。实验实验2 2 动态显示模块

2、设计动态显示模块设计 电工电子实验教程电子设计自动化实验 一、实验目的一、实验目的（1 1）了解数码管显示电路的原理）了解数码管显示电路的原理 （2 2）掌握数码管动态显示电路的设计方法）掌握数码管动态显示电路的设计方法（3 3）学习多模块结构程序设计方法）学习多模块结构程序设计方法二、实验内容二、实验内容（1 1）设计一个由八位七段数码管输出）设计一个由八位七段数码管输出0 09 9任意数值的显示电路任意数值的显示电路（2 2）对显示电路进行功能模块划分）对显示电路进行功能模块划分（3 3）运用）运用quartusquartus开发工具和开发工具和 VHDL“VHDL“块块”设计方法完成显示

3、电路设计方法完成显示电路逻辑描述、编译、仿真逻辑描述、编译、仿真（4 4）实现动态扫描电路编程下载）实现动态扫描电路编程下载实验实验2 2 动态显示模块设计动态显示模块设计 电工电子实验教程电子设计自动化实验 三、实验环境三、实验环境（1)1)软件工具：软件工具： quartusquartus软件、开发语言：软件、开发语言：VHDL VHDL （2)2)硬件平台：硬件平台：EDA/SOPCEDA/SOPC试验箱试验箱实验实验2 2 动态显示模块设计动态显示模块设计 实验实验2 2 动态显示模块设计动态显示模块设计 电工电子实验教程电子设计自动化实验 四、任务分析及方案设计四、任务分析及方案设计

4、七段译码器dpa b cedf gcoma b c d e f g dp数据选择器位置编码器DOUT3.0D73.0DIN3.B2B1B0扫描时钟八路显示数据D63.0D53.0D43.0D33.0D23.0D13.0D03.0a b cedf gcoma b cedf gcoma b cedf gcoma b cedf gcoma b cedf gcoma b cedf gcoma b cedf gcom位置译码器Y0 Y1Y3Y2Y5Y4Y6 Y7B2B1B0B2 B1 B0dpdpdpdpdpdpdp1. 动态显示总体电路分析动态显示总体电路分析动态显示工作方式：特点是将所有位数码管的段

5、选线并联在一起，由动态显示工作方式：特点是将所有位数码管的段选线并联在一起，由位选线控制是哪一位数码管有效。选亮数码管采用动态扫描显示。所位选线控制是哪一位数码管有效。选亮数码管采用动态扫描显示。所谓动态扫描显示即轮流向各位数码管送出要显示的数据和相应的位选，谓动态扫描显示即轮流向各位数码管送出要显示的数据和相应的位选，利用发光管的余辉和人眼视觉暂留作用，使人的感觉好像各位数码管利用发光管的余辉和人眼视觉暂留作用，使人的感觉好像各位数码管同时都在显示。动态显示的亮度比静态显示要差一些，所以在选择限同时都在显示。动态显示的亮度比静态显示要差一些，所以在选择限流电阻时应略小于静态显示电路中的电阻。

6、流电阻时应略小于静态显示电路中的电阻。电工电子实验教程电子设计自动化实验 实验实验2 2 动态显示模块设计动态显示模块设计 abcdefgd pabcdefgd pabcdefgd pabcdefgd pC O MC O MC O MC O MI/O (1)D 0D 1D 2D 3I/O (2)图 7-6 LED动 态 显 示 方 式l 七段译码器模块七段译码器模块l 数据选择器模块数据选择器模块l 扫描控制模块扫描控制模块l 位选控制模块位选控制模块电工电子实验教程电子设计自动化实验 实验实验2 2 动态显示模块设计动态显示模块设计 2. 动态显示电路模块构成动态显示电路模块构成实验实验2

7、2 动态显示模块设计动态显示模块设计 电工电子实验教程电子设计自动化实验 3. 模块设计模块设计块电路设计通过块语句块电路设计通过块语句BlockBlock实现实现BlockBlock是是VHDLVHDL中具有的一种划分机制，这种机制允许设计者合理地将一中具有的一种划分机制，这种机制允许设计者合理地将一个模块分为数个区域，在每个块都能对其局部信号、数据类型和常量加个模块分为数个区域，在每个块都能对其局部信号、数据类型和常量加以描述和定义。以描述和定义。BlockBlock语句应用只是一种将结构体中的并行描述语句进行组合的方法，语句应用只是一种将结构体中的并行描述语句进行组合的方法，它的主要目的

8、是改善并行语句及其结构的可读性。它的主要目的是改善并行语句及其结构的可读性。在较大的在较大的VHDLVHDL电路设计描述中，恰当的块语句的应用，对于技术交流、电路设计描述中，恰当的块语句的应用，对于技术交流、程序移植、排错和仿真都是非常有益的程序移植、排错和仿真都是非常有益的实验实验2 2 动态显示模块设计动态显示模块设计 电工电子实验教程电子设计自动化实验 （1）七段译码模块七段译码模块 LED段定义和连接示意图段定义和连接示意图电工电子实验教程电子设计自动化实验 实验实验2 2 动态显示模块设计动态显示模块设计 十六进制码十六进制码共阴极七段显示码共阴极七段显示码NUMNUMD3D3D2D

9、2D1D1D0D0g gf fE Ed dc cb ba a0 00 00 00 00 00 01 11 11 11 11 11 11 10 00 00 01 10 00 00 00 01 11 10 02 20 00 01 10 01 10 01 11 10 01 11 13 30 00 01 11 11 10 00 01 11 11 11 14 40 01 10 00 01 11 10 00 01 11 10 05 50 01 10 01 11 11 10 01 11 10 01 16 60 01 11 10 01 11 11 11 11 10 01 17 70 01 11 11 10 0

10、0 00 00 01 11 11 18 81 10 00 00 01 11 11 11 11 11 11 19 91 10 00 01 11 11 10 01 11 11 11 1A A1 10 01 10 01 11 11 10 01 11 11 1B B1 10 01 11 11 11 11 11 11 10 00 0C C1 11 10 00 00 01 11 11 10 00 01 1D D1 11 10 01 11 10 01 11 11 11 10 0E E1 11 11 10 01 11 11 11 10 00 01 1F F1 11 11 11 11 11 11 10 00 0

11、0 01 1 七段显示码和十六进制的转换关系七段显示码和十六进制的转换关系(以共阴极为例）以共阴极为例）电工电子实验教程电子设计自动化实验 实验实验2 2 动态显示模块设计动态显示模块设计 七段译码器的七段译码器的VHDL设计设计decode7: blockbeginga=0111111“ when data=0 else 0000110 when data=1 else1011011 when data=2 else 1001111 when data=3 else 1100110 when data=4 else 1101101 when data=5 else 1111101 when

12、data=6 else 0000111 when data=7 else 1111111 when data=8 else 1101111 when data=9 else 1110111 when data=10else 1111100 when data=11else 0111001 when data=12else 1011110 when data=13else 1111001 when data=14 else 0000000 ;end block decode7;实验实验2 2 动态显示模块设计动态显示模块设计 电工电子实验教程电子设计自动化实验 （2）数据选择模块数据选择模块 八

13、选一数据选择电路模块符号图八选一数据选择电路模块符号图电工电子实验教程电子设计自动化实验 实验实验2 2 动态显示模块设计动态显示模块设计 数据选择器的数据选择器的VHDL设计设计mulselect:blockBegindata= db(31 downto 28) when descan=0 else db(27 downto 24) when descan=1 else db(23 downto 20) when descan=2 else db(19 downto 16) when descan=3 else db(15 downto 12) when descan=4 else db(1

14、1 downto 8) when descan=5 else db(7 downto 4) when descan=6 else db(3 downto 0) ; end block mulselect；实验实验2 2 动态显示模块设计动态显示模块设计 电工电子实验教程电子设计自动化实验 （3）扫描控制模块扫描控制模块扫描控制模块符号图扫描控制模块符号图电工电子实验教程电子设计自动化实验 实验实验2 2 动态显示模块设计动态显示模块设计 扫描控制模块的扫描控制模块的VHDL设计设计scan:blockBeginprocess(clk)beginif clkevent and clk=1 the

15、ndescan=descan+1;end if;end process; end block scan；实验实验2 2 动态显示模块设计动态显示模块设计 电工电子实验教程电子设计自动化实验 （4）位选控制模块位选控制模块位选控制模块符号图位选控制模块符号图电工电子实验教程电子设计自动化实验 实验实验2 2 动态显示模块设计动态显示模块设计 位选控制模块的位选控制模块的VHDL设计设计strobe: blockbeginY db(31 downto 28) db(27 downto 24) db(23 downto 20) db(19 downto 16) db(15 downto 12) db

16、(11 downto 8) db(7 downto 4) db(3 downto 0)null;end case;end if;end if;end process;end block;（4 4）EDA/SOPCEDA/SOPC装置装置FPGAFPGA与周围资源与周围资源I/OI/O接口对照表接口对照表7 7 段译码显示模块段译码显示模块信号名称信号名称 对应对应FPGAFPGA管脚管脚 信号名称信号名称 对应对应FPGAFPGA管脚管脚 sel2sel24545a a2121sel1sel14444b b2323sel0sel04343c c2424拨码开关模块拨码开关模块d d3737k1

17、k15858e e3838k2k25757f f3939k3k35656g g4141k4k45555dpdp4242K5K55353实验实验2 2 动态显示模块设计动态显示模块设计 电工电子实验教程电子设计自动化实验 实验实验2 2 动态显示模块设计动态显示模块设计 拨码开关拨码开关时钟输入源时钟输入源拨码开关模块拨码开关模块信号名称信号名称 对应对应FPGAFPGA管脚管脚 信号名称信号名称 对应对应FPGAFPGA管脚管脚 CLOCKCLOCK28 28 K6K65353K7K75050 K8 K8 49 49电工电子实验教程电子设计自动化实验 5 实验注意事项实验注意事项（1）FPGA芯片型号为芯片型号为Cyclone系列的系列的EP1C6Q240C8。（2）检查）检查JTAG下载电缆是否可靠连接。下载电缆是否可靠连接。（3）当设计的电路）当设计的电路I/O信号对信号对FPGA管脚进行定义时，注意实验装置硬管脚进行定义时，注意实验装置硬件电路的连接关系，与之对应的信号的高低位不要出错。件电路的连接关系，与之对应的信号的高低位不要出错。6 实验扩展应用实验扩展应用 在原有动态扫描电路功能的基础上，在允许数据输入修改的状态下，在原有动态扫描电路功能的基础上，在允许数据输入修改的状态下，将要修改的数据位增加了闪烁功能，使修改的