第八章数字电路分析

1、1第第8 8章章 数字电路基础数字电路基础基本要求基本要求掌握二进制数、十进制数、十六进制数和掌握二进制数、十进制数、十六进制数和8421BCD码的表示方法及整数的相互转换。码的表示方法及整数的相互转换。掌握基本逻辑运算及逻辑门掌握基本逻辑运算及逻辑门基本内容基本内容数字电路的特点数字电路的特点数制数制码制码制基本逻辑运算及逻辑门基本逻辑运算及逻辑门 28.1 数字电路的特点数字电路的特点 1 1）数字信号只有两种状态；）数字信号只有两种状态；2 2）数字电路中的晶体管多工作于开关状；）数字电路中的晶体管多工作于开关状；3 3）数字电路主要研究输入与输出的逻辑关）数字电路主要研究输入与输出的逻

2、辑关系；系；4 4）数字电路采用的数学工具是逻辑代数；）数字电路采用的数学工具是逻辑代数；5 5）数字电路逻辑关系的表达方式有逻辑函）数字电路逻辑关系的表达方式有逻辑函数表达式、真值表、波形图、卡若图、状数表达式、真值表、波形图、卡若图、状态图和状态表。态图和状态表。38.2 数制数制1.1.常用的数制常用的数制十进制：十进制： (989)(989)D D=9=910102 2+8+810101 1+9+910100 0二进制二进制: (1001): (1001)B B=1=12 23 3+0+02 22 2+0+02 21 1+1+12 20 0十六进制：十六进制：(6F)(6F)H H=6

3、=616161 1+15+1516160 042 数制间的转换数制间的转换任意进制数任意进制数十进制数：十进制数： 各位系数乘权值之和十进制数各位系数乘权值之和十进制数十进制数十进制数二进制数：二进制数： 整数部分整数部分: :除除2 2取余取余十进制数十进制数十六进制数：十六进制数： 方法与转换成二进制数类似方法与转换成二进制数类似二进制数二进制数十六进制数十六进制数 四位二进制数表示一位十六进制数四位二进制数表示一位十六进制数 反之一位十六进制数表示四位二进制数反之一位十六进制数表示四位二进制数58.3 码制码制 用二进制数码，表示的数字、字母、符号及其它用二进制数码，表示的数字、字母、符

4、号及其它信息的过程称为信息的过程称为编码编码。表示这些离散信息的二进制数。表示这些离散信息的二进制数码称为码称为代码代码。 用来表示数值的二进制代码称为用来表示数值的二进制代码称为自然二进制数码。自然二进制数码。 例：例： (18)(18)D D(10010)(10010)数码数码 BCDBCD码是用四位二进制数码表示十进制数的代码，码是用四位二进制数码表示十进制数的代码，最常用的是最常用的是8421BCD8421BCD码码。 例：例： (659)(659)D D(0110 0101 1001)(0110 0101 1001)BCDBCD6 最基本的逻辑运算为：逻辑与、逻辑或、最基本的逻辑运算

5、为：逻辑与、逻辑或、 逻辑逻辑非，实现逻辑基本运算的电子电路称为逻辑门。非，实现逻辑基本运算的电子电路称为逻辑门。一一 与逻辑运算及与门与逻辑运算及与门8.4 8.4 基本逻辑运算及逻辑门基本逻辑运算及逻辑门 1）因果因果关系关系 当决定一个事物当决定一个事物的所有条件都成的所有条件都成立，事件才发生。立，事件才发生。3）真值表真值表 A B F 0 0 0 0 1 0 1 0 0 1 1 1 4 ) 逻辑关系逻辑关系 入全入全1, 出为出为1 否则否则, 出为出为0。2）逻辑表达式：）逻辑表达式： FABABA AB BF F逻辑与逻辑与实例实例& &A AB BF F5）逻

6、辑符号）逻辑符号7二、或逻辑运算及或门二、或逻辑运算及或门1）因果关系）因果关系决定一个事件的条件中，决定一个事件的条件中，只要有一个或多个成立，只要有一个或多个成立，事件就发生事件就发生。ABF实例：开关并联2）逻辑表达式）逻辑表达式 FA+B3）真值表真值表 A B F 0 0 0 0 1 1 1 0 1 1 1 14）逻辑关系）逻辑关系 入全入全0, 0, 出为出为0 0 否则否则, , 出为出为1 1。 5）逻辑符号逻辑符号11A AB BF F8三、逻辑非及非门三、逻辑非及非门1）因果关系）因果关系 因果对立。因果对立。2）逻辑表达式）逻辑表达式 F3）真值表真值表 A F 0 1

7、1 0AF逻辑非实例1 1A AF F4）逻辑关系）逻辑关系 入全入全0, 0, 出为出为0 0 否则否则, , 出为出为1 1。5）逻辑符号）逻辑符号 9 由基本逻辑门组成的逻辑电路称为复合逻辑门。由基本逻辑门组成的逻辑电路称为复合逻辑门。常用常用复合逻辑门复合逻辑门的特征为：的特征为：四、四、复合逻辑门复合逻辑门：与非门与非门 或非门或非门 异或门异或门 同或门同或门名名 称称表达式表达式符符 号号真值表真值表逻辑逻辑功能功能F F= =A AB B& &A AB BF F0 0 0 0 1 10 0 1 1 1 11 1 0 0 1 11 1 1 1 0 0F=A+BF=

8、A+B11A AB BF F0 0 10 0 10 1 00 1 01 0 01 0 01 1 01 1 0F=AB+AB=A BF=AB+AB=A B=1=1A AB BF F+ +0 0 00 0 00 1 10 1 11 0 11 0 11 1 01 1 0F=A B=A BF=A B=A B= =A AB BF F+ +0 0 10 0 10 1 00 1 01 0 01 0 01 1 11 1 1入全入全1 ，出为出为0 ；否则出否则出1入入全全0， 出为出为1；否则出否则出0入同出入同出0入异出入异出1入同出入同出1入异出入异出010 在数字电路中，通常用电路的高电平和低电平来分在

9、数字电路中，通常用电路的高电平和低电平来分别代表逻辑别代表逻辑1 1和逻辑和逻辑0 0，在这种规定下的逻辑关系称，在这种规定下的逻辑关系称为为正逻辑正逻辑。反之称为。反之称为负逻辑负逻辑。 对于一个数字电路，既可以采用正逻辑，也可采用对于一个数字电路，既可以采用正逻辑，也可采用负逻辑。同一电路，如果采用不同的逻辑规定，那负逻辑。同一电路，如果采用不同的逻辑规定，那么电路所实现的逻辑运算是不同的。么电路所实现的逻辑运算是不同的。 五、正负逻辑五、正负逻辑负逻辑负逻辑输入输入 输输 出出 X Y X Y 与与 或或 与非与非 或非或非L L L L H HL L L L H HL H H L L

10、HL H H L L HH L H L L HH L H L L HH H H H L LH H H H L L1 1 0 01 0 1 01 0 0 01 1 1 00 1 1 10 0 0 1正逻辑正逻辑输入输入 输输 出出 X Y X Y 或或 与与 或非或非 与非与非L L L L H HL L L L H HL H H L L HL H H L L HH L H L L HH L H L L HH H H H L LH H H H L L0 01 10 1 0 10 1 1 10 0 0 11 0 0 01 1 1 011六六. 三态门三态门 1.常用三态门的逻辑符号和真值表常用三态

11、门的逻辑符号和真值表122应用应用 单向数据传送总线单向数据传送总线 单向总线是分时传送的总单向总线是分时传送的总线，每次只能传送线，每次只能传送A A1 1、A A2 2、A A3 3中的一个信号。当三个三态中的一个信号。当三个三态门中的某一个片选信号为门中的某一个片选信号为1 1时，时，其输入端的数据传送到总线其输入端的数据传送到总线上上( (数据的非数据的非) )。当三态门的。当三态门的片选信号都为片选信号都为0 0时，不传送信时，不传送信号，总线与各三态门呈断号，总线与各三态门呈断开状态开状态( (高阻高阻) )。单向数据总线单向数据总线138.5 集成逻辑门电路集成逻辑门电路一、基本

12、一、基本TTL与非门与非门1.工作原理工作原理1) 输入至少有一个为低电平输入至少有一个为低电平0.3V UA=0.3V，T1的的A发射结导通，发射结导通，T2和和T4不足以导通而不足以导通而截止截止 ，使使T3和和D3导通导通，UR 20， UO=UCC-UBE3-UD3=3.6V (高电高电平平) ，实现，实现输入有输入有0，输出为，输出为1的逻辑关系的逻辑关系。 2)UA=UB=3.6V(高电平高电平) UCCR1 R3使使T2和和T4饱和导通饱和导通，T1的两个发射结处于截止状态，的两个发射结处于截止状态，UC2=UCE2+UBE4 =0.3+0.7 =1V，使使T3和和D3截止截止，

13、故，故UO= 0.3V，实现实现输入全输入全1，输出为，输出为0的的与非逻辑关系。与非逻辑关系。 若若A、B悬空，悬空，UCC R1 R3仍使仍使T2和和T4饱和导通，饱和导通，输输出状态与出状态与A=1、B=1相同相同。输出端不能连接在一起。输出端不能连接在一起。142. TTL与非门的技术参数与非门的技术参数 1)电压传输特性电压传输特性 AB段截止区段截止区 UI0.6V时，时，T1导通导通UB1小于小于1.3V，T2和和T4截止截止，而，而T3和和D3导通导通,UO=3.6V。 BC段线性区段线性区 UI=(0.61.3V)，UB2在在0.71.4V之间之间,，T2导通，导通，工作于放

14、工作于放大 区大 区 ， 而， 而 T4仍 然 截 止 ，仍 然 截 止 ， UIUC2UO 。 CD段转折区段转折区 UI=(1.3V1.4V)，UB21.4V，T4开始导通开始导通，UC2T3和和D3截止截止，UO 低电平低电平。这一段。这一段称为特性曲线转折区。称为特性曲线转折区。 DE段饱和区段饱和区 UI1.4V后，后，T4逐渐由导逐渐由导通进入通进入饱和导通饱和导通状态，状态， UO0.3V。152) 输入和输出高、低电平以及噪声容限输入和输出高、低电平以及噪声容限 输出高电平输出高电平UOH：典型值典型值UOH=3.6V， UOH（min）=2.4V。 输出低电平输出低电平UOL

15、：典型值典型值UOL =0.3V，UOL（max）=0.4V。 输入高电平输入高电平UIH：典型值典型值UIH =3.6V， UIH （min）=2.0V。 输入低电平输入低电平UIL：典型值典型值UIL =0.3V， UIL （max）= 0.8V。 噪声容限：衡量逻辑门的抗干扰能力。噪声容限：衡量逻辑门的抗干扰能力。 高电平噪声容限高电平噪声容限UNH=UOH(min)- UIH （min）=0.4V 低电平噪声容限低电平噪声容限UNL= UIL （max） -UOL(max =0.4V3) 扇入与扇出系数扇入与扇出系数扇入系数扇入系数NI：由：由TTLTTL与非门输入端的个数确定。与非门

16、输入端的个数确定。扇出系数扇出系数NO：表示一个逻辑门能驱动同类门的最大数目。：表示一个逻辑门能驱动同类门的最大数目。 NO=IO/IILIOL为为逻辑门输出电流，逻辑门输出电流，IIL为驱动同类门的输入电流。为驱动同类门的输入电流。164 4) )平均传输延迟时间平均传输延迟时间tPd 平均传输延迟时间平均传输延迟时间tPd是是通导延时时间通导延时时间tPHL和截止延和截止延时时间时时间tPLH的平均值，即的平均值，即 tPd =（tPHL+tPLH ）/2 (tPd越小，工作速度越快越小，工作速度越快) 5)静态功耗静态功耗 它是指与非门空载时电源总电流它是指与非门空载时电源总电流IC与电

17、源电压与电源电压UCC的乘的乘积，是门电路的重要参数之一。积，是门电路的重要参数之一。17二、二、 M0S逻辑门电路逻辑门电路 M0S逻辑门电路是在逻辑门电路是在TTL电路问世之后，开发出的第电路问世之后，开发出的第二种广泛应用的数字集成器件，从发展趋势看，由于二种广泛应用的数字集成器件，从发展趋势看，由于制造工艺的改进，制造工艺的改进，MOS电路的性能也可能超越电路的性能也可能超越TTL而而成为占主导地位的逻辑器件。成为占主导地位的逻辑器件。 用用MOS场效应管场效应管( (以下简称以下简称MOSMOS管管) )作为开关元件的逻作为开关元件的逻辑电路总称为辑电路总称为MOS电路。电路。 MO

18、SMOS管按所用材料可分为管按所用材料可分为P P沟道和沟道和N N沟道两大类；按制造工艺又分成增强型和耗尽沟道两大类；按制造工艺又分成增强型和耗尽型两种。这样型两种。这样MOSMOS管有四种类型管有四种类型:(l)N:(l)N沟道增强型沟道增强型;(2)N;(2)N沟道耗尽型沟道耗尽型; (3)P; (3)P沟道增强型沟道增强型;(4)P;(4)P沟道耗尽型。沟道耗尽型。 由由N沟道沟道MOS管、管、P沟道沟道MOS管和管和N、P沟道沟道MOS管两管两者结合，分别构成者结合，分别构成NMOS门电路、门电路、PMOS门电路和门电路和CMOS门电路。门电路。181. N1. N沟道增强型和沟道增

19、强型和P P沟道增强型沟道增强型MOS管及其开关特性管及其开关特性 N沟道增强型沟道增强型MOS管的开启电压管的开启电压UT为正值，为正值，P沟道增强型沟道增强型MOS管的开启电压管的开启电压UT为负值，当栅源电压为负值，当栅源电压U UGSGS的绝对值的绝对值大于大于UT 比较多的情况下，漏源电流比较多的情况下，漏源电流IDS较大，也就是漏源导通，较大，也就是漏源导通，其电阻其电阻Ron较小，反之，漏源处于较小，反之，漏源处于截止截止 。 通过控制栅源电压通过控制栅源电压UGS来控制其漏、源之间的导通或截止，来控制其漏、源之间的导通或截止，使使MOS管工作在开、关状态。管工作在开、关状态。

20、N沟道沟道漏极漏极栅极栅极源极源极衬底衬底P沟道沟道N沟通增强型沟通增强型MOSMOS管符号和转移特性管符号和转移特性P沟通增强型沟通增强型MOSMOS管符号和转移特性管符号和转移特性开启电压开启电压 漏极漏极栅极栅极源极源极衬底衬底192 . NMOS逻辑电路逻辑电路 1）非门）非门 T1称为负载管称为负载管，T2是开关管。是开关管。由于由于T1栅极始终接到栅极始终接到UDD (UDD =5V)，所以，所以T1始终导通。始终导通。 当当UA=0V时，时， T2截止，输出电截止，输出电压压UF= UDD-UT，为高电平。，为高电平。 当当UA=5V时，时，T1、T2均导通，均导通， Ron1R

21、on2 ，输出电压为，输出电压为 UF= UDD Ron2 /(Ron1+Ron2)0V 由此，可知电路实现非逻辑运由此，可知电路实现非逻辑运算算 F= 。 202 ） 与非门和或非门与非门和或非门 当两个输入当两个输入A，B至少有一个为低电平至少有一个为低电平时，时，T2、T3至少有一个截止，串联回路至少有一个截止，串联回路断开，所以输出为高电平；当输入断开，所以输出为高电平；当输入A，B全为高电平时，全为高电平时，T2、T3都导通，输出都导通，输出为低电平。因此该电路实现与非运算为低电平。因此该电路实现与非运算: F=AB 当输入当输入A，B全为低电平时，全为低电平时，T2、T3都截都截止

22、，输出止，输出F为高电平；当输入至少有一为高电平；当输入至少有一个为高电平时，个为高电平时，T2、T3至少有一个导通，至少有一个导通，输出为低电平。所以该电路实现或非运输出为低电平。所以该电路实现或非运算算: F=BA 213 . CMOS逻辑电路逻辑电路 1）非门）非门 由一个由一个P沟道增强型沟道增强型MOS管管T1和一个和一个N沟道增强型沟道增强型MOS管管T2构成，构成，UDD大于大于T1、T2开启电压绝对值之和。开启电压绝对值之和。 当当UA=0V(低电平低电平)时，时，T1管的栅源极电管的栅源极电压压UGS1=-UDD，故，故T1导通，输出与导通，输出与UDD相连相连UF=UDD(

23、高电平高电平) ；而；而UGS2 =0V，T2截止，输出与地断开，。截止，输出与地断开，。 当当UA=UDD(高电平高电平)时时, T1管的栅源极电管的栅源极电压压UGS1=0V，T1截止，输出与截止，输出与UDD断开；断开；而而UGS2 =UDD，T2导通，输出与地相连，导通，输出与地相连， UF= 0V(低电平低电平)。因此，电路实现非。因此，电路实现非运算运算: F= 。222） 与非门与非门 同非门电路相比，增加一个同非门电路相比，增加一个P沟沟道管与原道管与原P沟道管并接，增加一沟道管并接，增加一个个N沟道管与原沟道管与原N沟道管串接。每沟道管串接。每个输入分别控制一对个输入分别控制

24、一对P、N沟道管。沟道管。 A 或或B中至少有一个为低电平中至少有一个为低电平0时，时，两个两个P沟道管也至少有一个导通，沟道管也至少有一个导通，而两个而两个N沟道管有一个截止，输沟道管有一个截止，输出出F=1(高电平高电平)。只有。只有A =B=1时，时，两个两个P沟道管都截止，两个沟道管都截止，两个N沟道沟道管都导通，管都导通，F=0。所以电路实现。所以电路实现与非运算与非运算: F= 通过串接通过串接N沟道管、并接沟道管、并接P沟道管，沟道管，实现多于两输入的与非实现多于两输入的与非 门。门。AB232） 或非门或非门 在非门电路基础上，增加一个串联在非门电路基础上，增加一个串联连接的连

25、接的P沟道管，一个并联连接沟道管，一个并联连接N沟沟道管。当道管。当A 或或B至少有一个为高电至少有一个为高电平平1时，时，T1和和T3至少有一个截止，至少有一个截止，而而T2和和T4至少有一个导通，因此，至少有一个导通，因此，输出输出F=1(低电平低电平)。只有当输入。只有当输入A=B=0时，时，T1和和T3导通，导通，T2和和T4截截止，输出止，输出F=1。所以电路实现或非。所以电路实现或非运算运算:F= 通过串接多个通过串接多个P沟道管，并接多个沟道管，并接多个N沟道管，可实现多于两输入的或非沟道管，可实现多于两输入的或非门。门。 CMOS门电路的工作速度接近门电路的工作速度接近TTL电路，而它的功耗远比电路，而它的功耗