使用XST综合设计_第1页
使用XST综合设计_第2页
使用XST综合设计_第3页
使用XST综合设计_第4页
使用XST综合设计_第5页
已阅读5页，还剩5页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、FPGA系统设计与实践系统设计与实践 使用使用XST综合设计综合设计 5.1.2 使用使用XST综合设计综合设计 1. 综合设计综合设计My_cou 在3.1.3节中我们使用StateCAD设计了一个计数器，并且将StateCAD生成的VHDL代码加入工程。现在，使用ISE5.2内嵌的综合工具XST进行综合设计，并且从不同的角度了解综合后的电路结构。 5.1.2 使用使用XST综合设计综合设计（1）打开工程StateCAD。（2）单击鼠标选中My_cou模块，使其处于高亮状态。（3）在Process For current Sources 中双击Synthesize图标，此时在Transcri

2、pt(脚本窗口)中可以看到XST的综合流程和相关报告。 5.1.2 使用使用XST综合设计综合设计（4）如果综合成功，Synthesize图标左边会出现 ，综合失败为 ，如果有某种警告则出现 。如果发现错误，综合无法通过。如果发现警告，设计者应该提高警惕。2查看综合报告查看综合报告 综合后，XST会提供综合报告。 双击鼠标左键，显示综合报告 综合报告 从My_cou的综合报告中截取的报告 左边是HDL Synthesis报告，从报告可以知道综合My_cou模块用到了7个D触发器和一个加法器。其中输出dout0,dout1,dout2,dout3各占用一个 D 触 发 器 ， 三 个 状 态id

3、le,cou,stop各占用一个D触发器。左边是Device utilization summary报告，由报告可以知道，设计占用了9个切片（Slices）组织，使用了7个触发器、16个4输入可查找表结构（LUT），占用芯片6个IOB和一个全局时钟引脚（GCLK）。3.查看查看RTL视图视图 ISE5.2比以前的版本增加了一些功能，其中非常有用的是在综合后，提供了查看RTL视图工具（Xilinx ECS）。此功能可以让设计者非常清楚的看到设计的寄存器级的原理图，从而使设计者能将HDL代码和实际电路有效的联系起来，更容易发现问题和解决问题，提高设计效率。 3.查看查看RTL视图视图 首先选中要查看RTL视图的文件My_cou，然后在Process For Current Sources中Synthesize图标的子

人人文库> 全部分类> 教育资料 > 辅导培训

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论