数字电路系统的设计方法

1、有限状态机的设计为什么要使用状态机？v克服了纯硬件数字系统顺序方式控制不灵活的克服了纯硬件数字系统顺序方式控制不灵活的缺点；缺点；v结构模式相对简单；结构模式相对简单；v容易构成性能良好的同步时序逻辑模块；容易构成性能良好的同步时序逻辑模块；vVHDLVHDL表述丰富多样；表述丰富多样；v在高速运算和控制方面有巨大的优势；在高速运算和控制方面有巨大的优势；v就可靠性而言，优势十分明显就可靠性而言，优势十分明显。一个实用的有一个实用的有限状态机必须限状态机必须有复位信号。有复位信号。描述方式描述方式进程描述的功能进程描述的功能三进程描述方式三进程描述方式进程进程1 1：描述次态逻辑：描述次态逻辑

2、进程进程2 2：描述状态寄存器：描述状态寄存器进程进程3 3：描述输出逻辑：描述输出逻辑双进程描述双进程描述方式方式形式形式1 1进程进程1 1：描述次态逻辑、输出逻辑：描述次态逻辑、输出逻辑进程进程2 2：描述状态寄存器：描述状态寄存器形式形式2 2进程进程1 1：描述次态逻辑、状态寄存器：描述次态逻辑、状态寄存器进程进程2 2：描述输出逻辑：描述输出逻辑形式形式3 3进程进程1 1：描述状态寄存器、输出逻辑：描述状态寄存器、输出逻辑进程进程2 2：描述次态逻辑：描述次态逻辑单进程描述方式单进程描述方式进程进程1 1：描述次态逻辑、状态寄存器和输出：描述次态逻辑、状态寄存器和输出逻辑逻辑红色

3、字体为红色字体为常用描述方式常用描述方式定义状态类型定义状态类型定义状态信号定义状态信号以当前状态和输入以当前状态和输入信号为敏感信号信号为敏感信号GreenGreen_ _redredYellowYellow_ _redredRedRed_ _greengreenRedRed_ _yellowyellowTgTgTgTgTgTgTgTgTyTyTyTyTyTyTyTy以时钟为敏感信号以时钟为敏感信号以当前状态以当前状态为敏感信号为敏感信号Green_redYellow_redRed_greenRed_yellowGreen_red子系统子系统输入控输入控制信号制信号输出控输出控制信号制信号信

4、息信息输入输入输出输出信息信息控控 制制 器器输出输出接口接口输出输出接口接口输入输入接口接口输入输入接口接口子系统子系统子系统子系统时钟时钟数据处理器数据处理器随电路规模和复杂程度随电路规模和复杂程度的增加的增加!分分频频器器计计数数器器译译码码器器LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYdisplay1ISPORT(cp,rst:INSTD_LOGIC;seg7:OUTSTD_LOGIC_VECTOR(6DOWNTO0);ENDdisplay1;ARCHITECTUREaOFdi

5、splay1ISSIGNALclk:STD_LOGIC;SIGNALtout:INTEGERrange0to9;SIGNALcount:STD_LOGIC_VECTOR(3DOWNTO0);BEGINP_1:PROCESS(cp)BEGINIF(cpEVENTandcp=1)THENIFtout=9THENtout=0;ELSEtout=tout+1; ENDIF;IFtout=4THENclk=0;ELSEclk=1;ENDIF;ENDIF;ENDPROCESS;P_2:PROCESS(clk,rst)BEGINIFrst=1THENcount=1001THENcount=0000;ELSE

6、 countseg7seg7seg7seg7seg7seg7seg7seg7seg7seg7NULL;-ZZZZZZZENDCASE;ENDPROCESS;ENDa;LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYfenpinISPORT(cp:INSTD_LOGIC;clk:OUTSTD_LOGIC);ENDfenpin;ARCHITECTUREaOFfenpinISSIGNALtout:INTEGERrange0to9;BEGINPROCESS(cp)BEGINIF(cpEVENTandcp=1)THENIFtout=9THENtout=0;ELS

7、Etout=tout+1;ENDIF;IFtout=4THENclk=0;ELSEclk=1;ENDIF;ENDIF;ENDPROCESS;ENDa; LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYISPORT(clk,rst:INSTD_LOGIC;q:OUTSTD_LOGIC_VECTOR(3DOWNTO0);ENDcounter;ARCHITECTUREaOFcounterISSIGNALcount:STD_LOGIC_VECTOR(3DOWNTO0);BEGINPROCESS(cl

8、k,rst)BEGINIFrst=1THENcount=1001THENcount=0000;ELSEcount=count+1;ENDIF;ENDIF;ENDPROCESS;qseg7seg7seg7seg7seg7seg7seg7seg7seg7seg7NULL;ENDCASE;ENDPROCESS;ENDa;LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYdisplay2ISPORT(cp,rst:INSTD_LOGIC;seg7:OUTSTD_LOGIC_VECTOR(6DOWNTO0);ENDdisplay2;ARCHITECTUREaOFd

9、isplay2ISPORT(cp:INSTD_LOGIC;clk:OUTSTD_LOGIC);PORT(clk,rst:INSTD_LOGIC;q:OUTSTD_LOGIC_VECTOR(3DOWNTO0);PORT(count:INSTD_LOGIC_VECTOR(3DOWNTO0);seg7:OUTSTD_LOGIC_VECTOR(6DOWNTO0);SIGNALclk:STD_LOGIC;SIGNALcount:STD_LOGIC_VECTOR(3DOWNTO0);BEGINu0:fenpinPORTMAP(cp=cp,clk=clk);u1:counterPORTMAP(clk=clk

10、,rst=rst,q=count);u2:segmentPORTMAP(count=count,seg7=seg7);ENDa;建立顶层原理建立顶层原理图文件图文件分频器分频器球台球台控制器控制器译码显示器译码显示器记分器记分器SA SBCPmSCSTOPCNT,Cr状态名或状态名或功能说明功能说明状状 态态输出表输出表入口入口出口出口（A A） 状态框状态框功能说明功能说明入口入口出口出口条条 件件输出表输出表（C C）条件输出框）条件输出框条件条件入口入口条件真出口条件真出口条件假出口条件假出口（B B）条件判别框）条件判别框NOYES启动启动等待发球等待发球甲发球？甲发球？乙发球？乙发球

11、？靠近甲的靠近甲的L1灯亮灯亮靠近乙的靠近乙的L8灯亮灯亮球向乙移动球向乙移动球向甲移动球向甲移动乙击球？乙击球？甲击球？甲击球？球移动到球移动到L7？球移动到球移动到L2？结束，胜方得分结束，胜方得分YesYesYesYesYesYesNoNoNoNoNoNoWaitLight1Light8MoveBMoveAEndSA SBSA SBSA SBSA SB L7SA L2SA L2SB L7每个点都是一每个点都是一个发光二极管个发光二极管8 88 8发发光光点点阵阵发发光光二二极极管管+3V限流保护电限流保护电阻阻100300欧左右欧左右11行行输输入入列输入列输入8 88 8发发光光点点阵

12、阵10111111111010111行行输输入入列输入列输入8 88 8发发光光点点阵阵0111111011011111111011111111011111111011当行、列信号交当行、列信号交替变化达到一定替变化达到一定的频率时，点阵的频率时，点阵上稳定显示上稳定显示0。010000100100001001111110行行输输入入列输入列输入8 88 8发发光光点点阵阵01000000110000111101101111011011110110111101101111000011当行、列信号交当行、列信号交替变化达到一定替变化达到一定的频率时，点阵的频率时，点阵上稳定显示上稳定显示0。00

13、10000000010000000010000000010000000010变量只在定义它的进程中可见，若变量只在定义它的进程中可见，若要在进程之间传递信息，应使用信号而要在进程之间传递信息，应使用信号而不能用变量。不能用变量。A、定义了输出端口却从未给其赋值；、定义了输出端口却从未给其赋值；B、不完整的、不完整的IF语句导致此错误；语句导致此错误；原因原因：在两个或多个进程中对同一个信号赋值。：在两个或多个进程中对同一个信号赋值。解决解决：需要两个信号，在各自的进程中进行读：需要两个信号，在各自的进程中进行读写操作，同时对另一个信号的情况进行判断。写操作，同时对另一个信号的情况进行判断。ERROR:Signal“s”hasmultiplesources初