计算机系统结构 第3章课件

1、3.1 存储系统的形成与性能存储系统的形成与性能 冯冯 诺依曼机的改进：诺依曼机的改进：运算器为中心运算器为中心存储器为中心存储器为中心目的：目的：存放计算机系统中所需要处理的程序与数据存放计算机系统中所需要处理的程序与数据 。主存储器：主存储器：用以存放正在运行的程序与数据用以存放正在运行的程序与数据 。辅助存储器：辅助存储器：存放等待运行的程序与数据。存放等待运行的程序与数据。通用寄存器组：通用寄存器组：是存放那些最经常用到的数据。是存放那些最经常用到的数据。存储系统：存储系统：两个或两个以上的速度、容量、价格不同的存两个或两个以上的速度、容量、价格不同的存储器采用硬件，软件或软、硬件结合

2、的办法联接成一个系储器采用硬件，软件或软、硬件结合的办法联接成一个系统。统。以存储器为中心的计算机结构以存储器为中心的计算机结构 主主 存存 缓缓指指 存存令令 器器 缓缓读存读存 器器 缓缓写存写存 器器 I/O 部部 件件 I/O 部部 件件CPU3.1.1 发展存贮体系的必要性发展存贮体系的必要性计算机存储系统三个基本参数：计算机存储系统三个基本参数：存储容量存储容量S：以字节数表示，单位为B、KB、MB、GB、TB等。 存储器速度存储器速度T：存储器访问周期，与命中率有关。 存储器价格存储器价格C：表示单位容量的平均价值单位为C/bit或C/KB。性能的基本要求：大容量、高速度、低价格

3、 第一层第二层第三层第四层第五层存储系统的层次结构存储系统的层次结构速速 度度 提提 高高容容 量量 增增 加加 通用寄存器通用寄存器M1高速缓冲存储器高速缓冲存储器M2 主存储器主存储器M3 脱机大容量存储器脱机大容量存储器M5 辅助存储器辅助存储器M4 每级存储器的性能参数可以表示为每级存储器的性能参数可以表示为TiTi，SiSi，CiCi。存储系统的性能可表示为：存储系统的性能可表示为：TiTi+1TiTi+1；SiSi+1SiCi+1CiCi+1。存贮器容量SM=Wlm。W-存贮体的字长(单位为位或字节) l-每个存贮体的字数 m-并行工作的存贮体个数。 存贮器的速度可以用访问时间TA

4、、存贮周期TM和频宽(也称带宽)Bm来描述。TA 存贮器从接到访存读申请，到信息被读到数据总线上所需的时间。TM 连续启动一个存贮体所需要的间隔时间，它一般总比TA大。存贮器频宽Bm:存贮器可提供的数据传送速率，一般用每秒钟传送的信息位数(或字节数)来衡量.最大频宽Bm:存贮器连续访问时能提供的频宽。单体的Bm=W/TM。m个存贮体并行工作时可达到的最大频宽Bm=Wm/TM。实际频宽往往要低于最大频宽。 主存系统的结构包括：单体单字存储器单体多字存储器多体单字存储器多体多字存储器3.1.2 并行主存系统频宽的分析并行主存系统频宽的分析 图 4.1 单体单字存贮器 1、单体单字存储体 图4.1是

5、一个字长为W位的单体主存，一次可以访问一个存贮器字，所以主存最大频宽Bm=W/TM。假设，此存贮器字长W与CPU所要访问的字(数据字或指令字，简称CPU字)的字长W相同， 则CPU从主存获得信息的速率就为W/TM。我们称这种主存是单体单字存贮器。 图 4.2 单体多字(m=4)存贮器 并行访问存储器并行访问存储器2、单体多字存储器优点：优点：简单、容易。简单、容易。缺点：缺点：访问的冲突大。访问的冲突大。主要冲突：主要冲突： 取指令冲突（条件转移时）取指令冲突（条件转移时） 需要的多个操作读操作数冲突（数不一定都存放在同一个存需要的多个操作读操作数冲突（数不一定都存放在同一个存储字中）储字中）

6、 写数据冲突（必须凑齐写数据冲突（必须凑齐n个数才一起写入存储器）个数才一起写入存储器） 读写冲突（要读出的一个字和要写入的一个字处在同一个存读写冲突（要读出的一个字和要写入的一个字处在同一个存储字内时，无法在一个存储周期内完成）。储字内时，无法在一个存储周期内完成）。图 4.3 多体(m=4)交叉存贮器 3、多体单字存储器图 4.3 多体(m=4)交叉存贮器 交叉访问存储器交叉访问存储器模模M主存储器：主存储器：分为分为M个存储体的主存储器。个存储体的主存储器。同时访问：同时访问：采取同时启动，完全并行工作的方式；采取同时启动，完全并行工作的方式；交叉访问：交叉访问：分时启动，互相错开一个存

7、储体存储周期的分时启动，互相错开一个存储体存储周期的1/M，交叉进行工作。，交叉进行工作。高位交叉访问高位交叉访问 低位部分：体内地址低位部分：体内地址 b=log2n高位部分：存储体体号高位部分：存储体体号 a=log2mm: 体数体数n：每个体的容量：每个体的容量数据总线地址总线 WMDR0 0 1 2 3 n-1MDR1 n n+1 n+2 n+3 2n-1MAR0MAR3MDRm-1n(m-1)n(m-1)+1n(m-1)+2n(m-1)+3 n(m-1)MARm-1译码译码 a b模块化的主存储器通常都是采用高位交叉编址方式构成的。在单任务系统中，采用高位交叉访问方式的主要目的：用来

8、扩充存储器容量。在多任务或多用户系统中，可以把不同的任务分配在不同的存储器中来提高存储器的访问速度。低位交叉访问低位交叉访问 低位交叉存储器结构低位交叉存储器结构 低位部分：存储体体号低位部分：存储体体号 b=log2m高位部分：体内地址高位部分：体内地址 a=log2n W MDR0 0 m 2m 3m (n-1)m MDR1 1 m+1 2m+1 3m+1 (n-1)m+1MAR0MAR3 MDRm-1 m-1 2m-1 3m-1 4m-1 nm-1 MARm-1译码译码 a b数据总线地址总线分时访问主要目的：提高存储器的访问速度。在一个存储器周期内，n个存储体必须分时启动。表 4.1

9、地址的模4低位交叉编址 图 4.4 4个分体分时启动的时间关系 并行主存系统：能并行读出多个cpu字的单体多字，多体单字，多体多字的交叉访问主存系统统称为并行主存系统可见：提高模m能提高Bm但并不理想。原因在于：1、总线并联负载过重，产生延迟。2、数据的顺序性不好、转移指令等影响系统效率转移指令对频宽影响的分析：项目：通过一个模型分析“转移指令”对频宽的影响目的：说明单纯靠提高模m来提高并行主存系统的频宽Bm是有限的。结论：必须从系统结构上改进，采用存储体系。内容：m个分体，处理器发出的是一串地址为A1,A2,Aq,的申请队列，在每一个主存周期到来之前，这个申请队列被扫描，并截取从队头开始起的

10、A1,A2,.Ak序列作为申请序列，截取原则：没有两个或两个以上的地址处在同一分体中，取满足条件的最长序列，A1.Ak不一定的顺序编制，只要它们之间没有分体冲突，k是随机变量，且km. 系统效率取决于k的平均值分析访问冲突的方法： 设p(k)表示申请序列长度为k的概率密度函数，其中k=1, 2, ， m。 即p(1)是k=1的概率，p(2)是k=2的概率，p(m)是k=m的概率。 k的平均值用B表示，则 mkkpkB1)( 它实际上就是每个主存周期所能访问到的平均字数，正比于主存实际频宽(只差一个常数比值TM/W)。p(k)与程序的状态密切相关，如果访存申请队都是指令的话，那么影响最大的是转移

11、概率，它定义为给定指令的下条指令地址为非顺序地址的概率。 申请队中如果第一条就是转移指令且转移成功，与第一条指令并行读出的其他m-1条指令就是没用的，相当于k=1，所以p(1)=(1-)0；k=2的概率自然是第一条没有转移(其概率为1-)，第二条是转移指令且转移成功的情况，所以，p(2)=(1-p(1)=(1-)1；同理，p(3)=(1-p(1)-p(2)=(1-)2。如此类推，p(k)=(1-)k-1，其中1km。如果前m-1条均不转移，则不管第m条是否转移，k都等于m，故p(m)=(1-)m-1。 这样， 1221)1 ()1)(1()1 (3)1 (21)(mmmkmmkpkB经数学归纳

12、法化简可得 10)1 (miiB这是一个等比级数， 因此 mB)1 (1图 4.5 m个分体并行存取的B=f()曲线 3.2 中中 断断 系系 统统 中断系统是计算机系统必不可少的重要组成部分。它对输入输出处理、多道程序和分时处理、实时处理。人机联系、事故处理、程序的监视和跟踪、目态程序和操作系统体的联系以及多处理机系统中各机的联系等方面都起着重要的作用。3.3 中中 断断 系系 统统3.3.1 3.3.1 中断的分类和分级中断的分类和分级中断源:引起中断的各种事件称为中断源。中断分类的目的：对中、 大型多用途机器， 中断源一般可多达数十至数百个。 如果为每个中断源单独形成入口，不仅硬件难以实

13、现， 代价也很大，因为不少中断源的性质比较接近，可以将它们分别归成几类。以IBM 370为例，它把中断分成机器校验、 管理程序调用、 程序性、 外部、 输入/输出和重新启动 6 类。 前 5 类中断只发生在CPU处于运行状态时，而重新启动不论CPU是处于停止状态还是处于运行状态都可以发生。 机器校验中断告诉程序发生了设备故障。可用 64 位机器校验中断码以指明故障原因和严重性，更为详细的中断原因和故障位置可由机器校验保存区的内容提供。这里包含有电源故障、运算电路的误动作、主存出错、 通道动作故障、 处理器的各种硬件故障等等。 访管中断是在用户程序需要操作系统介入时，通过执行“访管”指令时发生的

14、，访管原因由“访管指令”中的 8 位码指明。 程序性中断是包括指令和数据的格式错、程序执行中出现异常(非法指令、 目态下使用管态指令、主存访问方式保护、寻址超过主存容量、 各种溢出、 除数为“0”、 有效位为 0 等)以及程序的事件记录、 监督程序对事件的检测引起的中断等。 外中断来自机器外部，它包括各种定时器中断、外部信号中断及中断键中断。 输入/输出中断是CPU与I/O设备及通道联系的工具，在输入输出操作完成、 I/O通道或设备产生故障时发出。程序性、 外部、 I/O这 3 类中断的中断码均为 16 位。 重新启动中断是为操作员或另一台CPU要启动一个程序所用。 CPU不能禁止这种中断。

15、中断分级的目的：解决多个中断请求同时发生时响应次序问题分级原则：对于同一类型其优先次序，但通常不由中断系统的硬件而是由其软件或通道来管理中断系统按中断源的级别高低来响应。通常优先级最高的中断定为一级，其次是二级，再次是三级优先级高、低的划分，不同机器有所差异，一般把机器校验安排为第一级，程序性和管理程序调用为第二级，外部为第三级，输入输出为第四级，重新启动一般为最低级。IBM370中断响应的优先次序：紧急的机器校验，管理程序调用和程序性，可抑制的机器校验，外部，输入输出，重新启动。以上讲的是在同时发生多个不同中断类的中断请求时，中断响应硬件中的排队器所决定的响应次序。这样，中断处理完的次序中断

16、的响应次序。中断响应的次序由于是用排队器硬件实现的，所以响应次序总是由高到低固定死的。为了能根据需要，由操作系统控制改变实际的中断处理次序，很多机器都设置了中断级屏蔽位寄存器硬件，以决定是否让某级中断请求进入中断响应排队器排队。只要能进入中断响应排队器的中断请求，总是让级别高的优先得到响应。另外，程序状态字中还包含有中断级屏蔽位字段。只要操作系统对每一类中断处理程序的现行程序状态字中的中断级屏蔽位设置成不同状态，就可以实现所希望的中断处理次序。假设系统共有4个中断级，相应地每一级中断处理程序的现行程序状态字中都设有4位中断级屏蔽位。1对该级的各个中断请求都开放，允许其进入中断排队器排队0对该级的各个中断请求都屏蔽，不让其进入中断排队器排队要想让各级中断处理次序和各级中断响应次序都是1 2 3 4 ，就只需将各级中断处理程序状态