微处理器系统结构与嵌入式系统-第六章_计算机接口技术

1、l6.1 接口基础接口基础: 功能、结构、编址功能、结构、编址l6.2 接口地址译码接口地址译码l6.3 接口信息传输方式：接口信息传输方式： 程序控制、中断、程序控制、中断、DMA、通道、通道l6.4 并行接口并行接口l6.5串行接口串行接口为什么要设置接口为什么要设置接口lCPU与外设两者的信号不兼容，在信号类型、功能定义与外设两者的信号不兼容，在信号类型、功能定义、逻辑定义和时序关系上都不一致。如：信号类型有机、逻辑定义和时序关系上都不一致。如：信号类型有机械的、物理的、电信号等，信号形式有脉冲、模拟量或械的、物理的、电信号等，信号形式有脉冲、模拟量或数字量等；数字量等；l两者的工作速度

2、不匹配，两者的工作速度不匹配，CPU速度高，外设速度低速度高，外设速度低 ；l数据传输方式不同，有并行、串行之分。数据传输方式不同，有并行、串行之分。 外设不能与外设不能与CPU直接相连直接相连,必须经过中间必须经过中间I/O接口电路接口电路相连。相连。简单简单I/O接口框图接口框图l与与CPU相关的：数据总线、相关的：数据总线、I/O选择（地址线）、选择（地址线）、I/O读写读写l与外设相关的：数据寄存器、控制寄存器、状态与外设相关的：数据寄存器、控制寄存器、状态寄存器寄存器-端口端口4 4数据缓存寄存器数据缓存寄存器端口端口A寄存器寄存器端口端口B寄存器寄存器控制寄存器控制寄存器状态寄存器

3、状态寄存器CSRS1RS0RDWR时序控制电路时序控制电路数据总线数据总线I/O数据数据控制控制I/O数据数据状态状态I/O选择选择寄存器选择寄存器选择I/O读读I/O写写接口分类接口分类5 5并行接口：一次传输多个数据位并行接口：一次传输多个数据位串行接口：一次只有一位数据串行接口：一次只有一位数据传输方式传输方式同步接口：同步总线相连，并同步传输同步接口：同步总线相连，并同步传输异步接口：无共同的基准时钟异步接口：无共同的基准时钟时序控制方式时序控制方式程序查询方式：程序的执行实现程序查询方式：程序的执行实现程序中断方式：传输时由中断请求信号触发程序中断方式：传输时由中断请求信号触发存储器

4、直接存取访问方式（存储器直接存取访问方式（DMA）通道控制器，通道控制器，I/O处理机处理机传输控制方式传输控制方式外围接口：与外设无关，是系统的一部分外围接口：与外设无关，是系统的一部分外设接口：用于连接外设的接口外设接口：用于连接外设的接口工作对象工作对象存储器与存储器与I/O接口接口6 6作用：信息存储作用：信息存储操作模式：字节的整数倍操作模式：字节的整数倍器件种类：少器件种类：少速度时序：速度时序：CPU相当、匹配相当、匹配存储器存储器作用：与外设间的信息交换作用：与外设间的信息交换操作模式：位、字节、多字节操作模式：位、字节、多字节器件种类：多器件种类：多速度时序：差异很大、时序不

5、同速度时序：差异很大、时序不同接口接口 为了区分接口电路的各个寄存器，系统为为了区分接口电路的各个寄存器，系统为它们各自分配了一个地址，称为它们各自分配了一个地址，称为I/O端口地址端口地址，以，以便对它们便对它们进行寻址进行寻址并与并与存储器地址存储器地址相区别相区别 I/O端口有两种编址方式：端口有两种编址方式： 存储器映像方式、存储器映像方式、 I/O独立编址方式独立编址方式 8 8存储存储单元单元地址地址00000H00001HFF0FFHFF100HFF101HFFFFFH0000H0001HFF00HI/O端口端口地址地址FFFFH特点：特点：系统视端口和存储单元为系统视端口和存储

6、单元为不同的对象不同的对象。 优点：优点：系统中存储单元和系统中存储单元和I/OI/O端口的数量可端口的数量可达到最大达到最大。缺点：缺点：需需专门信号专门信号来指示系统地址线上出现的是来指示系统地址线上出现的是存储单存储单元地址还是端口地址元地址还是端口地址；需要专用的端口操作指令；需要专用的端口操作指令；9 9 存储器 1 接口 2 接口 1 CPU 外设 1 三总线 AB DB CB 存储器 2 接口 3 外设 2 外设 3 存储器读写 I/O 读写 独立端口编址总线结构独立端口编址总线结构1010存储单存储单元地址元地址00000H00001HFF0FFHI/O端端口地址口地址FF10

7、0HFF101HFFFFFH 特点：特点：将将端口看作存储单端口看作存储单元元，仅以，仅以地址范围的不同地址范围的不同来来区分两者。区分两者。 优点：优点：对对端口的操作和对端口的操作和对存储单元的操作存储单元的操作完全一样完全一样，因此系统简单，并且对端口因此系统简单，并且对端口操作的指令种类较多操作的指令种类较多 缺点：缺点：CPUCPU对存储单元和对存储单元和I/OI/O端口的实际寻址空间都端口的实际寻址空间都小于其最大寻址小于其最大寻址空间空间10/10011 11 存储器 1 接口 2 接口 1 CPU 外设 1 三总线 AB DB CB 存储器 2 接口 3 外设 2 外设 3 统

8、一编址总线结构统一编址总线结构12126.2 接口地址译码接口地址译码l全译码全译码全部高位地址全部高位地址线都参与译码形成片选线都参与译码形成片选信号信号l部分译码部分译码只有只有部分高位地址部分高位地址线参与译码形成片线参与译码形成片选信号选信号l线译码线译码每组芯片使用每组芯片使用一根地址一根地址线作片选线作片选l固定译码，可变译码固定译码，可变译码地址信号不完全地址信号不完全确定，所以存在确定，所以存在地址重叠问题，地址重叠问题，浪费寻址空间，浪费寻址空间，并可能导致误操并可能导致误操作；作；接口信息传输方式接口信息传输方式-程序控制方式程序控制方式 1. 1. 特点：特点：要求外设数

9、据变化缓慢，操作时间固定，可以被认为始终处于要求外设数据变化缓慢，操作时间固定，可以被认为始终处于 就绪状态，如一组开关或就绪状态，如一组开关或LEDLED显示管。显示管。 2. 2. 优点：优点：简单，简单， CPUCPU随时可无条件读随时可无条件读/ /写数据。写数据。 3. 3. 缺点：缺点：无法保证数据总是有效，适用面窄。无法保证数据总是有效，适用面窄。 1.1.特点：特点：CPUCPU主动、外设被动。执行主动、外设被动。执行I/OI/O操作时操作时CPUCPU总要先查询外设状态；总要先查询外设状态； 若传输条件不满足时，若传输条件不满足时，CPUCPU等待直到条件满足。等待直到条件满

10、足。 2.2.优点：优点：解决了解决了CPUCPU与外设之间的同步问题，可靠性高。与外设之间的同步问题，可靠性高。 3.3.缺点：缺点：CPUCPU利用率低，低优先级外设可能无法及时得到服务。利用率低，低优先级外设可能无法及时得到服务。 1414无条件控制方式举例无条件控制方式举例 输出 设备 输入 设备 输出锁存器 输入缓冲器 端口译码电路 1 DB AB M/IO WR RD 1 VCC G1 G2 L1 L2 L8 K1 K2 K8 1515条件程序控制（程序查询）接口条件程序控制（程序查询）接口数据缓冲器数据缓冲器(输入端口输入端口)状态缓冲器状态缓冲器（输入端口）（输入端口）锁锁存存

11、器器输输入入设设备备数据端口读选通数据端口读选通状态端口读选通状态端口读选通输入选通输入选通输入数据输入数据RQD5VDB（数据、状态）（数据、状态）READY(1bit)数据锁存器数据锁存器（输出端口）（输出端口）状态缓冲器状态缓冲器(输入端口输入端口)输输出出设设备备输出选通输出选通RQD5VDB（数据、状态）（数据、状态）BUSY(1bit)ACK状态端口读选通状态端口读选通数据端口写选通数据端口写选通 接口避免了对端接口避免了对端口的口的“盲读盲读”、“盲写盲写” ，数据传送，数据传送的可靠性高，且硬的可靠性高，且硬件接口相对简单。件接口相对简单。 外设应具有必要的外设应具有必要的联络

12、（握手）信号联络（握手）信号如如READY、ACK等；等； 缺点缺点是是CPU工作效工作效率低，率低，I/O响应速度响应速度慢；在有多个外设的慢；在有多个外设的系统中，系统中，CPU的查询的查询顺序由外设的优先级顺序由外设的优先级确定，实时性差。确定，实时性差。1616 数据 端口 状态 端口 数据缓 冲器 状态 检测 译码电路 触发信号 状态信号 D2 数据总线 地址总线 控制总线78H 7AH 打印机 接口电路 程序查询方式的打印机接口程序查询方式的打印机接口状态位为状态位为0，则表明先前送出的数据已被打印，可以再送下一，则表明先前送出的数据已被打印，可以再送下一个数据；若状态位为个数据；

13、若状态位为1，则表明先前送出的数据还没打印，就，则表明先前送出的数据还没打印，就不能再送数据出去不能再送数据出去1717并行接口握手并行接口握手时序图时序图BUSY数据有效数据有效DATA数据有效数据有效ACK5sSTROB5s1. 发送方查询发送方查询BUSY状态信号状态信号2. 当当BUSY“0”时，发送方发送数据时，发送方发送数据3.发送方用控制信号发送方用控制信号/STROB锁存数据，该信号至少维持锁存数据，该信号至少维持5s4. /STROB信号导致信号导致BUSY信号变为高电平信号变为高电平5.接收方用接收方用/ACK状态信号表示数据收到，该信号至少维持状态信号表示数据收到，该信号

14、至少维持5s6. /ACK信号导致信号导致BUSY信号变为低电平信号变为低电平1818什么是中断什么是中断l硬件层面硬件层面：“中断中断”是外设是外设给出的信号，它告诉微处理给出的信号，它告诉微处理器已发生了某种需要特别处器已发生了某种需要特别处理的事件，需要去处理或为理的事件，需要去处理或为其服务其服务l软件层面软件层面：中断，是指：中断，是指CPU在执行正常程序时，为处理在执行正常程序时，为处理一些紧急发生的情况，暂时一些紧急发生的情况，暂时中止当前程序，转而对该紧中止当前程序，转而对该紧急事件进行处理，并在处理急事件进行处理，并在处理完后返回正常程序的过程完后返回正常程序的过程中断服中断

15、服务程序务程序1中断服务中断服务程序程序 2非预料事非预料事件件1非预料非预料事件事件 21919非预料事件非预料事件是指事件发生的时间无法预知，是指事件发生的时间无法预知，即中即中断源何时产生中断不确定，是随机的。断源何时产生中断不确定，是随机的。中断源产生中断的随机性，使中断服务程序的执行中断源产生中断的随机性，使中断服务程序的执行也具有随机性，也具有随机性，即何时执行中断服务程序不是在程序即何时执行中断服务程序不是在程序中安排好的。中安排好的。中断的随机性、不可预料性中断的随机性、不可预料性u中断系统是计算机中实现中断功能的各种软、硬中断系统是计算机中实现中断功能的各种软、硬件的总称件的

16、总称u中断系统一般包括中断系统一般包括CPU内部相应的中断逻辑、接内部相应的中断逻辑、接口中的中断控制电路及各类中断服务子程序口中的中断控制电路及各类中断服务子程序中断的相关概念中断的相关概念u中断源：中断源：引起中断的事件，或发出中断请求的来源引起中断的事件，或发出中断请求的来源可屏蔽中断可屏蔽中断 (INTR)不可屏蔽中断不可屏蔽中断 (NMI)外部中断外部中断（硬件中断）（硬件中断）内部中断内部中断（软件中断）（软件中断）（执行指令所引起的）执行指令所引起的）一、外部硬件中断主要有以下几种：一、外部硬件中断主要有以下几种： 1.I/O设备：键盘、打印机等。设备：键盘、打印机等。 2.数据

17、通道：软盘、硬盘、光盘等。数据通道：软盘、硬盘、光盘等。 3.实时时钟：如外部的定时电路等。实时时钟：如外部的定时电路等。 4.用户故障源：如掉电、奇偶校验错误等。用户故障源：如掉电、奇偶校验错误等。 二、二、产生于产生于CPU内部的软件中断源有几种：内部的软件中断源有几种： 1.由由CPU得运行结果产生：如除数为得运行结果产生：如除数为0、结果溢出、单步执行等。、结果溢出、单步执行等。 2.非法操作或指令引起异常处理。非法操作或指令引起异常处理。 2121中断的相关概念中断的相关概念 执行中断指令 INT N、INTO 等 中 断 控 制 逻 辑 自动产生的中断 除法错中断 单步中断 断点中

18、断 溢出中断等 系统掉电 INTR 引脚 中断控制器 NMI 引脚 内存奇偶校验错 中断接口电路 键盘 打印机 串行口 CPU 内部 2222u中断向量：中断向量：中断向量即中断服务子程序的入口中断向量即中断服务子程序的入口地址，也就是中断服务子程序的第一条指令的地地址，也就是中断服务子程序的第一条指令的地址在存储器中的存放位置址在存储器中的存放位置u断点断点: 是指是指CPU执行的现行程序被中断时的下执行的现行程序被中断时的下一条指令的地址，又称断点地址一条指令的地址，又称断点地址u中断现场中断现场: 是指是指CPU转去执行中断服务程序前转去执行中断服务程序前的运行状态，包括的运行状态，包括

19、CPU内部内部各寄存器、断点地各寄存器、断点地址址等。等。中断的相关概念中断的相关概念中断向量中断向量内内 存存 MOV R1, #0 x60 MOV R2, #0 x10 ADD R0, R1,R2 0053H打印机子程序打印机子程序0FFFH中断向量表中断向量表0000H 键盘子程序键盘子程序中断向量中断向量10E2H中断向量中断向量1000:150H 、 、 、 、 、MOV AX, 0ADD AX, DXMOV DI , AX、 PUSH AX 、 、 IRETCPU在执行此指令时，在执行此指令时，某中断源发申请中断某中断源发申请中断;CPU在执行完该指令后，在执行完该指令后，转去执行

20、中断子程转去执行中断子程地址地址1000:150H为断点为断点断点概念断点概念中断系统相关概念中断系统相关概念u中断优先级中断优先级：在系统中多个中断源可能同时提出中在系统中多个中断源可能同时提出中断请求时，需要按中断的轻重缓急给每个中断源指定断请求时，需要按中断的轻重缓急给每个中断源指定一个优先级别。一个优先级别。u中断嵌套中断嵌套: 当当CPU正在进行某一级别中断源的中断处正在进行某一级别中断源的中断处理时，若有理时，若有更高级别的新中断源更高级别的新中断源发出请求，且新中断发出请求，且新中断源源满足响应条件满足响应条件，则，则CPU应应中止当前的中断服务程序中止当前的中断服务程序，保护此

21、程序的断点和现场，转而保护此程序的断点和现场，转而响应高级中断响应高级中断。这种。这种多级（重）中断的处理方式称为多级（重）中断的处理方式称为“嵌套嵌套”。 现行主程序 中断服务子程序1 断点1 中断服务子程序2 断点2 IRET IRET 非预料事件非预料事件1 1非预料事件非预料事件2中断嵌套过程示意图中断嵌套过程示意图中断嵌套必须具备的几个条件中断嵌套必须具备的几个条件l正处于响应状态的中断服务程序中，应开放正处于响应状态的中断服务程序中，应开放总中断（总中断（IF位置位置1）l新中断应具有比原中断有新中断应具有比原中断有高的优先级高的优先级；同级同级或低级均不能嵌套或低级均不能嵌套l为

22、保护各级中断服务程序的数据不被破坏，为保护各级中断服务程序的数据不被破坏，所有服务程序中均应有所有服务程序中均应有保护现场、恢复现场保护现场、恢复现场的指令的指令l每个中断服务程序末尾必须有每个中断服务程序末尾必须有IRET指令指令以示以示结束，从而返回被中断的程序地址处结束，从而返回被中断的程序地址处中断系统相关概念中断系统相关概念l中断屏蔽中断屏蔽：在某些情况下，在某些情况下，CPU可能不对中断请求信号作可能不对中断请求信号作出响应或处理，这就是中断屏蔽。出响应或处理，这就是中断屏蔽。l屏蔽情况屏蔽情况中断屏蔽标志中断屏蔽标志系统在处理优先级别较高的中断请求时，不会处理后来系统在处理优先级

23、别较高的中断请求时，不会处理后来的级别较低的中断请求的级别较低的中断请求 。中断处理过程中断处理过程 l中断请求及检测中断请求及检测 lCPU内部硬件自动完成内部硬件自动完成 l中断判优中断判优多个中断源同时提出中断申请，哪个优先级更高多个中断源同时提出中断申请，哪个优先级更高, CPU内部硬件自动完成内部硬件自动完成 l中断响应中断响应CPU内部硬件自动完成内部硬件自动完成 l中断处理服务中断处理服务 中断服务是根据用户自行编制的指令顺序完成各中断服务是根据用户自行编制的指令顺序完成各项操作的。项操作的。 l中断返回中断返回中断系统的功能中断系统的功能一、实现中断及返回一、实现中断及返回l中

24、断源发出中断请求，中断源发出中断请求，CPU决定是否响应，决定是否响应，若响应若响应，则，则保保护断点和现场护断点和现场，转入相应中断服务程序，转入相应中断服务程序，中断服务结束中断服务结束后后，恢复现场和断点恢复现场和断点，继续执行原程序。，继续执行原程序。CPU执行流程执行流程中断服务程序中断服务程序1 1非预料事件非预料事件1 1中断系统的功能中断系统的功能二、能实现优先权排队二、能实现优先权排队l按各中断请求的重要程度排列按各中断请求的重要程度排列CPU响应的次序称响应的次序称为为中断优先级中断优先级。l即同时有多个中断请求到来时，即同时有多个中断请求到来时，CPU会会首先响应首先响应

25、和处理优先级别最高的中断请求和处理优先级别最高的中断请求。l中断优先级的实现可以中断优先级的实现可以用软件或硬件用软件或硬件设置设置3232简单中断接口中的软硬件功能简单中断接口中的软硬件功能SRCPDQ外设发出的中外设发出的中断请求信号断请求信号CPU中断请求中断请求复位信号复位信号5V送至总线的中送至总线的中断请求引脚断请求引脚CPU中断请求中断请求允许信号允许信号硬件需完成的功能：硬件需完成的功能：可产生稳定的中断请求信号可产生稳定的中断请求信号可屏蔽该中断请求信号可屏蔽该中断请求信号可清除该中断请求信号可清除该中断请求信号软件需完成的功能：软件需完成的功能：产生中断请求允许信号产生中断

26、请求允许信号产生中断请求复位信号产生中断请求复位信号装载中断服务子程序装载中断服务子程序将用户中断服务子程序的将用户中断服务子程序的 入口地址放入中断向量表入口地址放入中断向量表3333中断的软件判优法中断的软件判优法至至CPU的的INTR引脚引脚+由外设设置的由外设设置的中断请求寄存器中断请求寄存器1 2 3 4 5 6 7 8可由程序设置的可由程序设置的中断允许寄存器中断允许寄存器1 2 3 4 5 6 7 8 设备优先级由软设备优先级由软件查询流程确定。件查询流程确定。3434中断优先权编码电路中断优先权编码电路 8-3编编码码器器A2A1A0B2B1B0比比较较器器AB12中断请求信号

27、中断请求信号+至至CPU的的INTR引脚引脚优先权失效信号优先权失效信号+优先优先权寄权寄存器存器CPU 1 2 3 4 5 6 7 8可由程序设置的可由程序设置的中断允许寄存器中断允许寄存器由外设设置的由外设设置的中断请求寄存器中断请求寄存器1 2 3 4 5 6 7 8 设备优先级由编码设备优先级由编码器连接方式确定。器连接方式确定。3535 设备优先级由链式设备优先级由链式电路连接顺序确定。电路连接顺序确定。菊花链式排队电路菊花链式排队电路B1 B1 B2B2H1 H1 H2 H2 G1 G1 G2 G2 CPU的中断响的中断响应信号应信号INTA到设备到设备1的中断的中断响应信号输出响

28、应信号输出到到设备设备2的中断的中断响应信号输出响应信号输出到到设备设备7的中断的中断响应信号输出响应信号输出到到设备设备8的中断的中断响应信号输出响应信号输出1 2 3 4 5 6 78可由程序设置的可由程序设置的中断允许寄存器中断允许寄存器由外设设置的由外设设置的中断请求寄存器中断请求寄存器至至CPU的的INTR引脚引脚+1 2 3 4 5 6 78A1 A1 A2 A2 3636 端口 译码 三态 缓冲器 输入 锁存器 中断 请求 Q D R 中断屏蔽 触发器 Q1 输入设备 数据总线 地址总线 数据 +5VRD INTA INT 选通信号 接口的程序中断方式接口的程序中断方式程序中断与

29、子程序调用的区别程序中断与子程序调用的区别 l子程序的执行是程序员事先安排好的（由调用子程序的执行是程序员事先安排好的（由调用子程序的指令转入）；中断服务子程序的执行子程序的指令转入）；中断服务子程序的执行一般由随机的中断事件引发。一般由随机的中断事件引发。l子程序的执行受到主程序或上层子程序的控制子程序的执行受到主程序或上层子程序的控制；中断服务子程序一般与被中断的现行程序无；中断服务子程序一般与被中断的现行程序无关。关。l不存在同时调用多个子程序的情况，因此子程不存在同时调用多个子程序的情况，因此子程序不需要进行优先级排队；而不同中断源则可序不需要进行优先级排队；而不同中断源则可能同时向能

30、同时向CPU提出服务请求。提出服务请求。程序查询和程序中断程序查询和程序中断方式方式的特点的特点l程序查询传送方式的特点程序查询传送方式的特点电路简单电路简单不能实时响应不能实时响应适用于简单的无实时性要求的场合适用于简单的无实时性要求的场合需要需要CPU参与参与l程序中断传送方式的特点程序中断传送方式的特点实时响应，需要中断控制电路实时响应，需要中断控制电路适用于传输数据量较少，而要求实时性较高的场合适用于传输数据量较少，而要求实时性较高的场合需要需要CPU参与参与6.3.3 直接存储器访问（直接存储器访问（DMA）方式）方式l程序查询传送方式的特点程序查询传送方式的特点电路简单电路简单不能

31、实时响应不能实时响应适用于简单的无实时性要求的场合适用于简单的无实时性要求的场合需要需要CPU参与参与l程序中断传送方式的特点程序中断传送方式的特点实时响应，需要中断控制电路实时响应，需要中断控制电路适用于传输数据量较少，而要求实时性较高的场合适用于传输数据量较少，而要求实时性较高的场合需要需要CPU参与参与lDMA方式方式解决一次性传输大量数据解决一次性传输大量数据一般用于存储器与一般用于存储器与I/O之间，之间，CPU不参与传输而运行其他程不参与传输而运行其他程序序39394040数据缓数据缓冲器冲器地址缓地址缓冲器冲器数据总线数据总线地址总线地址总线时序控时序控制逻辑制逻辑IOR MEM

32、RMEMW片选片选IOWCLK计数指示计数指示总线请求总线请求复位复位总线仲总线仲裁逻辑裁逻辑DMA控控制逻辑制逻辑地址寄地址寄存器存器计数寄计数寄存器存器状态寄状态寄存器存器总线响应总线响应DMA响应响应DMA应答应答DMA控制器结构控制器结构外设申请外设申请DMA操作操作CPU响响应应DMADMAC初始化初始化DMAC传输传输DMAC具备的功能具备的功能l向向CPU发出总线请求信号发出总线请求信号HOLD。l当当CPU允许出让总线控制权时，能够接收允许出让总线控制权时，能够接收CPU发出的发出的总线应答信号总线应答信号HLDA，并接管总线进入，并接管总线进入DMA方式。方式。l具有寻址功能

33、，对存储器及具有寻址功能，对存储器及I/O寻址并修改地址指针。寻址并修改地址指针。l具有控制逻辑，能发出读具有控制逻辑，能发出读/写控制信号。写控制信号。l决定传输的字节数，并判断决定传输的字节数，并判断DMA是否结束。是否结束。l发出发出DMA结束信号，交出总线权，使结束信号，交出总线权，使CPU恢复正常工恢复正常工作状态作状态4141DMA和中断和中断lDMA方式主要是直接依靠硬件实现单纯的数据传送方式主要是直接依靠硬件实现单纯的数据传送，不运行程序，不能处理较复杂的事件，不能完全，不运行程序，不能处理较复杂的事件，不能完全取代中断方式取代中断方式l当某事件处理不是单纯的数据传送时，还须采

34、用中当某事件处理不是单纯的数据传送时，还须采用中断方式断方式l当当DMA方式传送完一批数据后，常常采用中断方式方式传送完一批数据后，常常采用中断方式通知通知CPU进行结束处理进行结束处理4343存储器存储器CPUDMACI/O地址总线地址总线AB总线请求总线请求总线响应总线响应DMA请求请求DMA响应响应数据总线数据总线DB控制总线控制总线CBDMA传送过程传送过程I/ODMA请求请求DMAC总线请求总线请求CPU总线响应总线响应存储器存储器CPUDMACI/O地址总线地址总线AB数据总线数据总线DB控制总线控制总线CBDMA响应响应n可在可在I/O设备和存储器之间直接传送数据。设备和存储器之

35、间直接传送数据。n传送时，源和目的均直接由硬件指定。传送时，源和目的均直接由硬件指定。n传输的数据块长度需要指定，计数由硬件自动进行。传输的数据块长度需要指定，计数由硬件自动进行。n在一批数据传输完成后，一般通过中断方式通知在一批数据传输完成后，一般通过中断方式通知CPU进行后续处理。进行后续处理。nCPU和和I/O设备能在一定程度上并行工作，效率高。设备能在一定程度上并行工作，效率高。n一般用于高速批量数据的传输一般用于高速批量数据的传输 44446.4 并行接口并行接口l无握手并行接口无握手并行接口4545 按键接口按键接口(1)(1)l线性键盘线性键盘每一个按键需要占用每一个按键需要占用

36、I/O端口的一根口线端口的一根口线并并行行端端口口VCC4646 按键接口按键接口(2)(2)l矩阵键盘矩阵键盘所有按键按行、列排列，较节约所有按键按行、列排列，较节约I/O口线口线非编码键盘：非编码键盘：主主CPU处理按键的操作，降低了主处理按键的操作，降低了主CPU的效率的效率编码键盘编码键盘：使用专用的：使用专用的CPU（单片机）处理按键操作，缓减主（单片机）处理按键操作，缓减主CPU的的负担负担 8 位并行输入端口 8 位并行输出端口 +5V 10k 10k 10k 10k 第 0 行 第 1 行 第 2 行 第 8 行 第 0 列 第 1 列 第 2 列 第 3 列 第 8 列 第一

37、步：判断是否有键按下第一步：判断是否有键按下 输出端口的各位都为低电平，即各列都为输出端口的各位都为低电平，即各列都为0 读取输入端口数据，如果输入不等于读取输入端口数据，如果输入不等于FFH，则有键被按下则有键被按下 第二步：确定按键号第二步：确定按键号确定按键的列数：令输出端口的每一列依次为确定按键的列数：令输出端口的每一列依次为低电平低电平，其，其它列为高电平；读取它列为高电平；读取该列对应该列对应的输入端口的输入端口值，直到有行线值，直到有行线处于低电平处于低电平 确定按键的行数：低电平确定按键的行数：低电平0 0对应的那一位。对应的那一位。行扫描法行扫描法4848行扫描法程序流程行扫

38、描法程序流程 是否有一行接地？是否有一行接地？键盘键盘命令命令处理处理是是进位位为进位位为0？否否扫描值循环左移一位，扫描值循环左移一位，使下一列为低电平使下一列为低电平键号键号 +8，计数值，计数值 -1否否读进行值读进行值行值循环右移一位行值循环右移一位是是结束结束是是全部扫描完？全部扫描完？否否设键号设键号 =0，计数器，计数器 =列数列数行扫描初值行扫描初值 =11111110B输出扫描值，使某一行为低电平输出扫描值，使某一行为低电平键值键值+1+14949数码管显示数码管显示共阴结构共阴结构：输入控制：输入控制端为高电平时，对应端为高电平时，对应的的LED亮亮共阳结构共阳结构：输入控

39、制：输入控制端为低电平时，对应端为低电平时，对应的的LED亮亮多位数码管组成的多位数码管组成的数码显示屏可以有数码显示屏可以有动态和静态动态和静态两种显两种显示方式示方式5050数码屏显示方式数码屏显示方式l静态显示静态显示：显示位数少时使用：显示位数少时使用各各位位（8段）输入控制端分别与接口电路的输出端相连；段）输入控制端分别与接口电路的输出端相连；各各段段（LED）恒定地导通或截止；）恒定地导通或截止；占用占用I/O口：口：8*Nl动态显示动态显示：显示位数多时使用：显示位数多时使用各位共享输入控制端；各位共享输入控制端；需同时进行需同时进行位选位选（选中被点亮的位）和（选中被点亮的位）

40、和段选段选（输入控制（输入控制端确定各端确定各LED的发光情况）的发光情况）各位轮流显示一遍的总时间不能过长各位轮流显示一遍的总时间不能过长(不大于不大于20ms占用占用I/O口口:8N515168数码显示屏动态显示接口数码显示屏动态显示接口5252并行输出端口(带锁存功能)并行输出端口（带锁存功能）D0D7D7D6D5D4D3D2D1D0D5D4D3D2D1D0位0位1位2位3位4位5D0D7段选段选位选位选图 6 个数码管的显示接口电路6.4.2 带握手信号的并行接口带握手信号的并行接口l输入设备发出的选通信号输入设备发出的选通信号lCPU读接口中的状态缓冲寄存器，以确定外设是否准备好读接

41、口中的状态缓冲寄存器，以确定外设是否准备好l若若READY=1，说明外设已将数据送到接口，说明外设已将数据送到接口，CPU读数据端口，同时数据读数据端口，同时数据端口的读信号将接口中的端口的读信号将接口中的D触发器清零，完成本次数据传送。触发器清零，完成本次数据传送。53536.4.2 带握手信号的并行接口带握手信号的并行接口l若若BUSY=0，CPU向数据端口写入需发送的数据，同时将接口中的向数据端口写入需发送的数据，同时将接口中的D触触发器置发器置1，即令，即令BUSY=1l输出设备从接口的数据锁存器中读出数据；输出设备从接口的数据锁存器中读出数据；l输出设备发出响应信号输出设备发出响应信

42、号ACK将接口中的将接口中的D触发器清零，即令触发器清零，即令BUSY=0，完成本次数据传送。完成本次数据传送。5454nCPU读接口读接口中的状态缓冲中的状态缓冲寄存器，并检寄存器，并检查状态信息以查状态信息以确定外设是否确定外设是否可以接收数据；可以接收数据；双向传输接口双向传输接口5555 D0D7 DIR AEN IOR A0A9 IOW IRQ 复位 写数据 读数据 写控制 读控制 读状态 数据线 控制线 状态线 5 4 8 4 输出数据 寄存器 数据收发器 命令译码器 输入数据 缓冲器 控制寄存器 状态寄存器B 状态寄存器A 集电极驱动器 打 印 机 逐次比较；逐次比较； 8路输入

43、；路输入；8位输出（分辨率）；位输出（分辨率）；8位精度；时钟位精度；时钟640kHz时时转换时间转换时间100s； 通道选择地址及数据均已内部锁存，可直接与微机接口；通道选择地址及数据均已内部锁存，可直接与微机接口；ADC 0809的内部结构及基本功能的内部结构及基本功能八位三八位三态输出态输出锁存锁存通道地通道地址锁存址锁存与译码与译码控制控制八路八路模拟模拟通道通道选择选择开关开关比较比较器器逐次逼逐次逼近寄存近寄存器器SARD/AIN0IN1IN7AADCALEREF+REF-EOCD07AADAAADBOESTART转换结束信号（高电平有效）转换结束信号（高电平有效） A0 地 址

44、译 码 器 A1 A2 IO W A3 A0 IO R 8086 D7 D0 D7 D0 E O C A D C 0809 O E STA RT A LE A D DC A D DB A D DA 9 地址译 码器 +5V D7D0 IOR A0A9 IOW IRQX D7D0 VCC REF+ IN0 CLOCK OE ADC0809 START ADDA ADDB ADDC ALE REF- GND EOC 1. 8路轮流采样；路轮流采样；2.ALE、START、OE信号信号3. EOC作为状态作为状态输入，供输入，供CPU查询查询使用；使用；1. 只有只有1路采样；路采样；2.ALE、S

45、TART、OE与地址译码有与地址译码有关；关；3. EOC为中断请为中断请求信号，求信号，CPU在在中断中断服务程序服务程序中读结果数据；中读结果数据；CSCSCPUCPU查询方式查询方式中断方式中断方式6.4.3可编程并行接口可编程并行接口intel-8255l允许用户通过写入不同的允许用户通过写入不同的控制字控制字改变其工作方式改变其工作方式58585959工作方式控制字工作方式控制字1D7D6D5D4D3D2D1D00 输出输出1 输入输入PC3PC0B口口0 输出输出1 1 输入输入0 方式方式01 方式方式1B口工作方式口工作方式PC7PC40 输出输出1 输入输入A口口0 输出输出

46、1 输入输入特征位，特征位，D7=1表示是方式控制字表示是方式控制字A口工作方式口工作方式00 方式方式001 方式方式11x 方式方式260600D7D6D5D4D3D2D1D00 复位复位1 置位置位设置内容设置内容特征位，特征位，D7=0表示是表示是C口按位口按位置位置位/复位控制字复位控制字无意义无意义选择操作位选择操作位C口置口置/复位控制字复位控制字D3 D2 D1C端口位端口位0 0 0PC00 0 1PC10 1 0PC20 1 1PC31 0 0PC41 0 1PC51 1 0PC61 1 1PC7方式方式1联络信号联络信号lA、B端口均可工作于方式端口均可工作于方式1，C口

47、线需要作为口线需要作为A/B的联络信的联络信号号l未使用的未使用的C口线，可作为普通口线，可作为普通I/O使用使用6161方式方式1带联络信号的并行单向输入或输出带联络信号的并行单向输入或输出PA7PA0PC4PC5PC3INTEA与门与门IBFASTBAINTRARDD7D0A口方式口方式1输入输入B口方式口方式1输入输入IBFBSTBBINTRBPB7PB0PC2PC1PC0INTEB与门与门RDD7D0一、输入接口信号的定义一、输入接口信号的定义1011/01/01/01/0X控制字控制字方式方式1输入引脚定义输入引脚定义lSTB和IBF信号用于与外设进行联络，INTR用于向CPU发出中

48、断请求。lSTB：选通输入。信号有效时，外设使通道A或B上的数据选通并进入对于的输入锁存器中lIBF：输入缓冲器满。由PC5（通道A）或PC1（通道B）发出，由STB信号自动置位，表示输入缓冲器已经有新数据可供CPU读取；当CPU读取数据后（RD信号）对其复位。查询方式下，CPU即通过读取IBF值判断是否有输入数据。lINTR：是中断请求信号，由IBF和INTE信号共同决定能否产生中断请求；当CPU读取数据后（RD信号）对其复位。lINTE：中断允许信号。对PC4、PC2的置位/复位操作是用来控制通道A、B的INTE信号的，完全是对8255的内部寄存器的操作，而与PC4、PC2对应的外部引脚上

49、电平的高低、输入/输出方向无关。 PB7PB0PA7PA0STBIBFINTRRD 中断服务程序中中断服务程序中CPU从从A口或口或B口口读读取外设输入的取外设输入的数据数据8255的工作方式的工作方式1（中断控制）（中断控制）输入输入时序时序A口方式口方式1输出时相输出时相应的联络信号应的联络信号B口方式口方式1输出时相输出时相应的联络信号应的联络信号PA7PA0PC7PC6PC3INTEAINTEA与门与门ACKAOBFAINTRAWRD7D0PB7PB0PC1PC2PC0INTEBINTEB与门与门ACKBOBFBINTRBWRD7D0二、输出接口信号定义二、输出接口信号定义1. OBF

50、为低通知外设读取数据，为低通知外设读取数据，ACK通知通知8255数据已经读走，且将数据已经读走，且将OBF置位。置位。2. A口和口和B口可以分别工作在输入或输出方式，相互没有关联口可以分别工作在输入或输出方式，相互没有关联方式方式1输出引脚定义输出引脚定义lOBF和和ACK信号用于与外设进行联络，信号用于与外设进行联络，INTR用于向用于向CPU发出中断请发出中断请求。求。lOBF：输出缓冲器满。由：输出缓冲器满。由8255通过通过PC7（通道（通道A）或）或PC1（通道（通道B）送出给外设，通知外设读取数据。查询方式下，送出给外设，通知外设读取数据。查询方式下，CPU即通过读取即通过读取

51、OBF值判断是否可以往外设写数据。值判断是否可以往外设写数据。lACK：响应输入。该信号由外设送入：响应输入。该信号由外设送入PC6（通道（通道A）或）或PC2（通道（通道B）通知）通知8255数据已经读走。该信号使数据已经读走。该信号使OBF置位。置位。lINTR：是中断请求信号，表明外设已经读走数据，：是中断请求信号，表明外设已经读走数据，CPU可以继续可以继续输出数据。当输出数据。当CPU向接口写数据后（向接口写数据后（WR信号）对其复位。由信号）对其复位。由OBF和和INTE信号共同决定能否产生中断请求。信号共同决定能否产生中断请求。lINTE：中断允许信号。与通道：中断允许信号。与通

52、道A、B方式方式1输入时相同输入时相同。三、数据传输特点三、数据传输特点1.最多可提供两个最多可提供两个8位端口位端口2.所有端口均为所有端口均为单向单向传输（即只能做输入或输出）传输（即只能做输入或输出）3.可实现固定联络信号（可实现固定联络信号（C口）的口）的查询传送或中断传送查询传送或中断传送，未定，未定义的义的C口信号线可自行定义使用。口信号线可自行定义使用。4. A、B通道和输入、输出可以组合成四种使用方式。通道和输入、输出可以组合成四种使用方式。CPU8255打印机并行接口打印机并行接口PA07PC7PC6D07STBDBPC3ACKOBFINTRPC0送往外设的数据写入相应端口送

53、往外设的数据写入相应端口WROBFINTRACK当当INTE=1时时 PB7PB0PA7PA0中断服务程序中中断服务程序中CPU向向A口或口或B口口写入写入输出给外设的输出给外设的数据数据8255的工作方式的工作方式1中断方式中断方式输出输出时序时序方式方式2联络信号联络信号l只有只有A端口可工作于方式端口可工作于方式2，C口线需要作为口线需要作为其联络信号其联络信号lA/B工作方式可独立设置，不相关联工作方式可独立设置，不相关联69698255的外部特性及端口地址的确定的外部特性及端口地址的确定PA0PA1PA2PA3PA4PA5PA6PA7PB0PB1PB2PB3PB4PB5PB6PB7P

54、C0PC1PC2PC3PC4PC5PC6PC7 D0D1D2D3D4D5D6D734 433 332 231 130 4 029 3 92 8 3 827 3 7 18199 208 216 225 2 336 2 435 2514151617132 6 1 27 11108255面面向向CPU面面向向外外设设操操 作作CSA0A100011011读读/写端口写端口A读读/写端口写端口B读读/写端口写端口C写控制寄存器写控制寄存器数据总线三态数据总线三态1XX0000A0A1/CS/RD/WRRSTVCCGND注意：注意：Intel8255的两个控制字共用同一个地址。的两个控制字共用同一个地址。如何区分是哪一个控制字？如何区分是哪一个控制字？(控制位最高位控制位最高位)D7D6D5D4D3D2D1D0控制控制字字例：某例：某8255A占用端口地址范围占用端口地址范围0F00F3H 1) 确定各端口地址。确定各端口地址。 2) 编程设置编程设置8255A:A口方式口方式0输入，输入，B口方式口方式0输出，输出， PC7PC4输出，输出，PC3PC0输入输入结论：结论：A口地址口地址0F0H，B口地口地 址址0F1H，C口地址口地址