7 时序逻辑电路的分析和设计

1、上页上页下页下页返回返回数字电子技术基础数字电子技术基础7 时序逻辑电路的分析和设计时序逻辑电路的分析和设计7.7 基于基于MSI时序逻辑电路的设计时序逻辑电路的设计7.1 概述概述7.2 基于触发器时序电路的分析基于触发器时序电路的分析7.3 基于触发器时序电路的设计基于触发器时序电路的设计7.4 集成计数器集成计数器7.5 集成移位寄存器集成移位寄存器7.6 基于基于MSI时序逻辑电路的分析时序逻辑电路的分析上页上页下页下页返回返回数字电子技术基础数字电子技术基础7.1 概概 述述 (2) 时序逻辑电路：任一时刻的输出不仅与该时刻电路时序逻辑电路：任一时刻的输出不仅与该时刻电路的输入信号有

2、关，而且还与电路过去的状态有关。的输入信号有关，而且还与电路过去的状态有关。 1. 逻辑电路的分类逻辑电路的分类 (1) 组合逻辑电路组合逻辑电路: 任一时刻的输出仅与该时刻电路的任一时刻的输出仅与该时刻电路的输入信号有关，而与该时刻以前的输入状态无关。输入信号有关，而与该时刻以前的输入状态无关。上页上页下页下页返回返回数字电子技术基础数字电子技术基础2. 时序电路的结构框图时序电路的结构框图 组合逻组合逻辑电路辑电路存储存储电路电路z1 zjw1 wkx1 xiq1 ql 组合逻辑电路的部分输出组合逻辑电路的部分输出W通过存贮电路输出通过存贮电路输出Q反馈到组合反馈到组合逻辑电路的输入端，与

3、外输入信号逻辑电路的输入端，与外输入信号X共同决定组合逻辑电路的输共同决定组合逻辑电路的输出出Z。 图中图中X(x1,x2,xI )为外部输入信号为外部输入信号Z(z1,z2,zJ) 为输出信号为输出信号W(w1,w2,wK)为存贮电路的输入信号为存贮电路的输入信号Q(q1,q2,qL)代表存贮电路的输出状态代表存贮电路的输出状态上页上页下页下页返回返回数字电子技术基础数字电子技术基础组合逻组合逻辑电路辑电路存储存储电路电路z1 zjw1 wkx1 xiq1 ql 表示信号间的逻辑表示信号间的逻辑关系的三个向量方程：关系的三个向量方程：式中式中tn和和tn+1表示相邻的两个离散时间。表示相邻的

4、两个离散时间。 a. 输出方程输出方程Z( tn )= FX(tn),Q(tn)b. 状态方程状态方程Q(tn+1)= GW(tn),Q(tn)c. 驱动方程驱动方程W( tn )= HX(tn),Q(tn)上页上页下页下页返回返回数字电子技术基础数字电子技术基础 (1) 根据存贮电路中触发器状态变化的特点，时序电路分根据存贮电路中触发器状态变化的特点，时序电路分为两大类：同步时序电路和异步时序电路。为两大类：同步时序电路和异步时序电路。 没有统一的时钟脉冲，触发器状态变化由各自的时钟没有统一的时钟脉冲，触发器状态变化由各自的时钟脉冲信号或由输入信号决定。脉冲信号或由输入信号决定。3. 时序电

5、路的分类时序电路的分类 a. 同步时序电路同步时序电路所有触发器状态变化都在统一时钟脉冲到达时同时发生。所有触发器状态变化都在统一时钟脉冲到达时同时发生。b. 异步时序电路异步时序电路上页上页下页下页返回返回数字电子技术基础数字电子技术基础 (2) 时序电路按输出信号的特点又可以分为米里（时序电路按输出信号的特点又可以分为米里（Mealy）型和摩尔型和摩尔(Moore)型时序电路两种。型时序电路两种。 Mealy型时序逻辑电路的输出不仅取决于存贮电路的状型时序逻辑电路的输出不仅取决于存贮电路的状态，还取决于输入变量的状态。态，还取决于输入变量的状态。 a. Moore型电路型电路 Moore型

6、时序逻辑电路的输出信号仅取决于存贮电路的型时序逻辑电路的输出信号仅取决于存贮电路的状态。状态。b. Mealy型电路型电路上页上页下页下页返回返回数字电子技术基础数字电子技术基础4. 时序电路的功能描述时序电路的功能描述 (1) 逻辑方程式逻辑方程式Z = F X ，QnQn+1 = GW ，QnW= HX ，Qn 状态表也称状态转移表，是用列表的方式来描述时状态表也称状态转移表，是用列表的方式来描述时序逻辑电路输出序逻辑电路输出Z、次态、次态Qn+1和外部输入和外部输入X、现态、现态Q之间的之间的逻辑关系。逻辑关系。(2) 状态表状态表上页上页下页下页返回返回数字电子技术基础数字电子技术基础

7、(3) 状态图状态图 0001111001/111/000/011/010/111/001/100/011/000/110/110/100/101/101/110/1X1X0/ZQ1Q0(a)00/001/010/011/1(b)Q1Q0/Z11110000X000001010011111110101100Q2Q1Q0(c)用图形表示时序逻辑电路的状态转换关系。用图形表示时序逻辑电路的状态转换关系。上页上页下页下页返回返回数字电子技术基础数字电子技术基础 时序图即为时序电路的工作波形图，它以波形的形式描述时序图即为时序电路的工作波形图，它以波形的形式描述时序电路内部状态时序电路内部状态Q、外部

8、输出、外部输出Z随输入信号随输入信号X变化的规律。变化的规律。 (4) 时序图时序图上页上页下页下页返回返回数字电子技术基础数字电子技术基础7.2 基于触发器时序电路的分析基于触发器时序电路的分析时序逻辑电路中的基本单元是触发器。时序逻辑电路中的基本单元是触发器。7.2.1 分析方法分析方法1. 时序电路分析流程图时序电路分析流程图逻辑电路图逻辑电路图驱动方程驱动方程输出方程输出方程状态方程状态方程状态转换表状态转换表状态转换图状态转换图时序图时序图逻辑逻辑功能功能上页上页下页下页返回返回数字电子技术基础数字电子技术基础2. 分析的一般步骤分析的一般步骤(1) 写出三个向量方程写出三个向量方程

9、a. 写驱动方程及时钟方程写驱动方程及时钟方程 根据逻辑电路图，先写出各触发器的驱动方程。触发器的根据逻辑电路图，先写出各触发器的驱动方程。触发器的驱动方程是触发器输入端的逻辑函数式。驱动方程是触发器输入端的逻辑函数式。 由于异步时序电路的存贮电路结构与同步时序电路不同，由于异步时序电路的存贮电路结构与同步时序电路不同，异步时序电路需要另外写时钟方程。异步时序电路需要另外写时钟方程。上页上页下页下页返回返回数字电子技术基础数字电子技术基础 输出方程表达了电路的外部输出与触发器现态及外输出方程表达了电路的外部输出与触发器现态及外部输入之间的逻辑关系。部输入之间的逻辑关系。b. 求输出方程求输出方

10、程c. 求状态方程求状态方程 将将a中得到的驱动方程代入触发器的特性方程中，得出中得到的驱动方程代入触发器的特性方程中，得出每个触发器的状态方程。每个触发器的状态方程。 状态方程反映了触发器次态与现态及外部输入之间的逻状态方程反映了触发器次态与现态及外部输入之间的逻辑关系。辑关系。上页上页下页下页返回返回数字电子技术基础数字电子技术基础(2) 列出状态转换表，画出状态转换图及时序图列出状态转换表，画出状态转换图及时序图 三个向量方程能够完全描述时序电路的逻辑功能，但电三个向量方程能够完全描述时序电路的逻辑功能，但电路状态的转换过程不能直观地得到反映，因此常用状态转换路状态的转换过程不能直观地得

11、到反映，因此常用状态转换真值表、状态转换图和时序波形图来表示电路的逻辑功能。真值表、状态转换图和时序波形图来表示电路的逻辑功能。(3) 说明逻辑功能说明逻辑功能上页上页下页下页返回返回数字电子技术基础数字电子技术基础例例1 分析如图所示时序电路的逻辑功能。分析如图所示时序电路的逻辑功能。 7.2.2 同步时序电路的分析同步时序电路的分析1TC1CPFF0Z&1TC1FF1FF2Q01TC1&Q1Q21上页上页下页下页返回返回数字电子技术基础数字电子技术基础存贮电路部分是三个存贮电路部分是三个T触发器；触发器；1TC1CPFF0Z&1TC1FF1FF2Q01TC1&Q1Q21解解 这个电路的组合

12、电路部分是两个与门。这个电路的组合电路部分是两个与门。三个触发器由同一时钟三个触发器由同一时钟CP控制，所以是同步时序电路。控制，所以是同步时序电路。Z为外部输出；为外部输出；上页上页下页下页返回返回数字电子技术基础数字电子技术基础1TC1CPFF0Z&1TC1FF1FF2Q01TC1&Q1Q21n0n12n010;1QQTQTT n0n1n2QQQZ (1) 写三个状态方程写三个状态方程a. 驱动方程驱动方程b. 输出方程输出方程上页上页下页下页返回返回数字电子技术基础数字电子技术基础将驱动方程代入触发器的特性方程，得状态方程为将驱动方程代入触发器的特性方程，得状态方程为n0n01n0QQT

13、Q c. 求状态方程求状态方程n1nQTQ T触发器特性方程为触发器特性方程为n0n1n0n1n1n0n111n1QQQQQQQTQ n1n2n0n2n0n1n2n221n2QQQQQQQQTQ 上页上页下页下页返回返回数字电子技术基础数字电子技术基础(2) 列状态转换表画出状态转换图列状态转换表画出状态转换图a. 状态转换真值表状态转换真值表n01n0QQ n1n01n1QQQ n1n2n0n2n0n1n21n2QQQQQQQQ 上页上页下页下页返回返回数字电子技术基础数字电子技术基础b. 次态卡诺图次态卡诺图上页上页下页下页返回返回数字电子技术基础数字电子技术基础c.c. 状态转换图状态转

14、换图 注：三个触发器共有八个状态注：三个触发器共有八个状态000，001，111。由于本例中没有外部输入，所以由于本例中没有外部输入，所以X/Z斜线上方没有注字。斜线上方没有注字。000001010011111110101100Q0Q1Q2/0/0/0/0/0/0/1/0上页上页下页下页返回返回数字电子技术基础数字电子技术基础d. 画出时序图画出时序图 (3) 说明电路逻辑功能说明电路逻辑功能 随着时钟信号的作用，状态转换的次序为二进制数递增随着时钟信号的作用，状态转换的次序为二进制数递增规律，当输入八个时钟脉冲时，恢复到初态规律，当输入八个时钟脉冲时，恢复到初态000，循环周期为，循环周期为

15、8。该电路为同步八进制加法计数器。该电路为同步八进制加法计数器。Z可以作为进位信号。可以作为进位信号。上页上页下页下页返回返回数字电子技术基础数字电子技术基础1TC1CPFF0Z&1TC1FF1FF2Q01TC1&Q1Q21T触发器构成的计数器在结构上的特点：触发器构成的计数器在结构上的特点： 最低位触发器是来一个时钟脉冲，翻转一次；最低位触发器是来一个时钟脉冲，翻转一次； 除最低位外，其余触发器只有在其所有低位触发器都为除最低位外，其余触发器只有在其所有低位触发器都为1时，时，才能接收计数脉冲而动作。本例中才能接收计数脉冲而动作。本例中T0=1，T1=Q0，T2=Q0Q1；上页上页下页下页返

16、回返回数字电子技术基础数字电子技术基础 依次类推，若由依次类推，若由n个个T触发器组成这样的计数器，第触发器组成这样的计数器，第i位位T触触发器的控制端发器的控制端Ti的驱动方程为：的驱动方程为：Ti = Q0Q1Q2Qi-1 所构成的计数器为所构成的计数器为2n进制计数器。进制计数器。 1TC1CPFF0Z&1TC1FF1FF2Q01TC1&Q1Q21上页上页下页下页返回返回数字电子技术基础数字电子技术基础在每一行不再单独列出触发器的现态和次态。在每一行不再单独列出触发器的现态和次态。态序表态序表:态序表也是一种形式的状态转换真值表。态序表也是一种形式的状态转换真值表。在态序表中，以时钟脉冲

17、作为状态转换顺序。在态序表中，以时钟脉冲作为状态转换顺序。首先根据某一现态首先根据某一现态S0，得到相应的次态，得到相应的次态S1再以再以S1为现态，得到新的次态为现态，得到新的次态S2。依次排列下去，直至进入到循环状态。依次排列下去，直至进入到循环状态。态序表态序表上页上页下页下页返回返回数字电子技术基础数字电子技术基础例例 2 分析图示同步时序电路的逻辑功能。分析图示同步时序电路的逻辑功能。1JC11K1JC11KFF1FF0CP=1X&ZQ1Q1Q0Q0a. 求输出方程和激励方程。求输出方程和激励方程。 011QXKJ 解解100 KJ01QQXZ 上页上页下页下页返回返回数字电子技术基

18、础数字电子技术基础b. 求状态方程求状态方程101010111111)(QQXQQXQQXQKQJQn 1JC11K1JC11KFF1FF0CP=1X&ZQ1Q1Q0Q00000010QQKQJQn 上页上页下页下页返回返回数字电子技术基础数字电子技术基础c. 列状态表，列状态表， 画状态图。画状态图。 (a) 列状态表列状态表上页上页下页下页返回返回数字电子技术基础数字电子技术基础b. 次态与输出卡诺图次态与输出卡诺图ZcQbQann)(;)(;)(1011 XQ1Q00100011110(a)10101001XQ1Q00100011110(b)00100111XQ1Q00100011110

19、(c)00000001上页上页下页下页返回返回数字电子技术基础数字电子技术基础(c) 状态图状态图 00011011Q1Q01/01/01/11/00/00/00/0X/Z0/0上页上页下页下页返回返回数字电子技术基础数字电子技术基础 d. 画波形图画波形图XQ0Q1Z123456789CP上页上页下页下页返回返回数字电子技术基础数字电子技术基础 该电路是一个同步模该电路是一个同步模4可逆计数器。可逆计数器。X为加为加/减控制信号，减控制信号，Z为借位输出。为借位输出。 e. 逻辑功能分析逻辑功能分析从以上分析可以看出从以上分析可以看出:(a) 当外部输入当外部输入X=0时，状态转移按时，状态

20、转移按0001101100规律变化，实现模规律变化，实现模4加法计数器加法计数器的功能；的功能；(b) 当当X=1时，状态转移按时，状态转移按0011100100规律变规律变化，实现模化，实现模4减法计数器的功能。减法计数器的功能。上页上页下页下页返回返回数字电子技术基础数字电子技术基础例例 3 分析图示同步时序电路的逻辑功能。分析图示同步时序电路的逻辑功能。1DC1FF21DC1FF11DC1FF0CP1Z1Z0Z2上页上页下页下页返回返回数字电子技术基础数字电子技术基础1DC1FF21DC1FF11DC1FF0CP1Z1Z0Z2Z2=Q2， Z1=Q1, Z0=Q0 求输出方程和求输出方程

21、和激励方程。激励方程。解解激励方程激励方程D2=Q1, D1=Q0输出方程输出方程上页上页下页下页返回返回数字电子技术基础数字电子技术基础 求状态方程求状态方程1212QDQn 1DC1FF21DC1FF11DC1FF0CP1Z1Z0Z20111QDQn 01010QQDQn 上页上页下页下页返回返回数字电子技术基础数字电子技术基础 列状态表，列状态表， 画状态图。画状态图。 电路状态表电路状态表 上页上页下页下页返回返回数字电子技术基础数字电子技术基础状态图状态图 000001010101Q2Q1Q0100110011111上页上页下页下页返回返回数字电子技术基础数字电子技术基础 画波形图画

22、波形图123456CPQ0Q1Q2上页上页下页下页返回返回数字电子技术基础数字电子技术基础 从以上分析可以看出，该电路在从以上分析可以看出，该电路在CP脉冲作用下，把宽度脉冲作用下，把宽度为为T的脉冲以三次分配给的脉冲以三次分配给Q0、 Q和和Q2各端，因此，该电路是各端，因此，该电路是一个脉冲分配器。一个脉冲分配器。 逻辑功能分析逻辑功能分析 由状态图和波形图可以看出，该电路每经过三个时钟周由状态图和波形图可以看出，该电路每经过三个时钟周期循环一次，并且该电路具有自启动能力。期循环一次，并且该电路具有自启动能力。 所谓电路的自起动能力，是指电路状态处在任意态时，所谓电路的自起动能力，是指电路

23、状态处在任意态时，能否经过若干个能否经过若干个CP脉冲后返回到主循环状态中。脉冲后返回到主循环状态中。上页上页下页下页返回返回数字电子技术基础数字电子技术基础7.2.3 异步时序电路的分析异步时序电路的分析 需要特别注意的是，在异步时序电路中，每个需要特别注意的是，在异步时序电路中，每个触发器的时钟端并不是一定接同一信号，而触发器触发器的时钟端并不是一定接同一信号，而触发器翻转的必要条件是时钟端加合适的翻转的必要条件是时钟端加合适的CP信号。所以在信号。所以在异步时序电路分析应写出每一级的时钟方程。异步时序电路分析应写出每一级的时钟方程。 异步时序电路的分析方法与同步时序电路分析异步时序电路的

24、分析方法与同步时序电路分析方法基本相同。方法基本相同。上页上页下页下页返回返回数字电子技术基础数字电子技术基础例例4 分析如图所示时序电路的逻辑功能。分析如图所示时序电路的逻辑功能。 1J1KC1CP&FF0FF1FF2Q0Q1Q211J1KC11J1KC1111解解（1）写方程）写方程上页上页下页下页返回返回数字电子技术基础数字电子技术基础1J1KC1CP&FF0FF1FF2Q0Q1Q211J1KC11J1KC1111a. 驱动方程驱动方程CPCPKQJ 00n20;1;0111;1QCPKJ CPCPKQQJ 22n0n12;1;上页上页下页下页返回返回数字电子技术基础数字电子技术基础a.

25、 驱动方程：驱动方程：b. 状态方程状态方程将驱动方程代入将驱动方程代入JKFF的特性方程得状态方程的特性方程得状态方程CPCPKQJ 00n20;1;0111;1QCPKJ CPCPKQQJ 22n0n12;1;n0n21n0QQQ (CP0)n11n1QQ (CP1)n0n1n21n2QQQQ (CP2)上页上页下页下页返回返回数字电子技术基础数字电子技术基础(2) 根据状态方程列出状态转换真值表根据状态方程列出状态转换真值表 Q0n+1 、 Q1n+1 、Q2n+1分别在分别在 CP、 Q0 、CP脉冲下降沿（用脉冲下降沿（用 表示）时成立。表示）时成立。上页上页下页下页返回返回数字电子

26、技术基础数字电子技术基础(3) 列态序表列态序表(4) 状态转换图状态转换图Q0Q1Q2000001010011011上页上页下页下页返回返回数字电子技术基础数字电子技术基础(6) 说明电路逻辑功能说明电路逻辑功能该电路为异步该电路为异步5进制加法计数器。进制加法计数器。CP0Q1Q2Q(5) 画波形图画波形图上页上页下页下页返回返回数字电子技术基础数字电子技术基础7.3 基于触发器时序电路的设计基于触发器时序电路的设计7.3.1 设计步骤设计步骤逻辑逻辑电路图电路图状态方程状态方程输出方程输出方程驱动方程驱动方程选触发器选触发器状态分配状态分配状态转换表状态转换表设计设计要求要求检查检查自启

27、动自启动状态状态转换图转换图时序电路设计流程图时序电路设计流程图上页上页下页下页返回返回数字电子技术基础数字电子技术基础 目前还没有可遵循的固定程式来画状态图，对于较复目前还没有可遵循的固定程式来画状态图，对于较复杂的逻辑问题，一般需要经过逻辑抽象，先画出原始状态杂的逻辑问题，一般需要经过逻辑抽象，先画出原始状态转换图。转换图。(1) 画状态转换图画状态转换图 在把文字描述的设计要求变成状态转换图时，必须搞在把文字描述的设计要求变成状态转换图时，必须搞清要设计的电路有几个输入变量，几个输出变量，有多少清要设计的电路有几个输入变量，几个输出变量，有多少信息需要存储。信息需要存储。 对每个需要记忆

28、的信息用一个状态来表示，从而确定对每个需要记忆的信息用一个状态来表示，从而确定电路需要多少个状态。电路需要多少个状态。上页上页下页下页返回返回数字电子技术基础数字电子技术基础(2) 选择触发器，并进行状态分配选择触发器，并进行状态分配a. 选触发器类型和数量选触发器类型和数量 每个触发器有两个状态每个触发器有两个状态0和和1，n个触发器能表示个触发器能表示2n个状态。如果用个状态。如果用N表示该时序电路的状态数，表示该时序电路的状态数，则有则有:2n-1 N 2n上页上页下页下页返回返回数字电子技术基础数字电子技术基础b. 状态分配状态分配 所谓状态分配是指对状态表中的每个状态所谓状态分配是指

29、对状态表中的每个状态S0、S1、S2n的编码方式。所选代码的位数与的编码方式。所选代码的位数与n相同。相同。状态分配不同，状态分配不同，所设计的时序电路的复杂程度所设计的时序电路的复杂程度也不同。也不同。 然而，要得到最佳分配方案是很困难的。这首先是因然而，要得到最佳分配方案是很困难的。这首先是因为编码的方案太多，如果触发器的个数为为编码的方案太多，如果触发器的个数为n，实际状态数为，实际状态数为M，则一共有，则一共有2n种不同代码。种不同代码。 若要将若要将2n种代码分配到种代码分配到M个状个状态中去，并考虑到一些实际情况，有效的分配方案数为态中去，并考虑到一些实际情况，有效的分配方案数为

30、上页上页下页下页返回返回数字电子技术基础数字电子技术基础 可见，当可见，当M增大时，增大时，N值将急剧增加，要寻找一个最佳方案值将急剧增加，要寻找一个最佳方案很困难。很困难。 若选择若选择S0 = 0000，S1 = 0001，无须进行状态分配。若，无须进行状态分配。若状态数状态数N 2n，多余状态可作为任意项处理。，多余状态可作为任意项处理。!)!2()!12(nMNnn 虽然人们已提出了许多算法，但也都还不成熟，因此在理虽然人们已提出了许多算法，但也都还不成熟，因此在理论上这个问题还没解决。论上这个问题还没解决。上页上页下页下页返回返回数字电子技术基础数字电子技术基础c. 列状态转换表、画

31、状态转换图列状态转换表、画状态转换图 根据状态分配的结果可以列出状态转换真值表，由状态根据状态分配的结果可以列出状态转换真值表，由状态转换真值表可以画出状态转换图。转换真值表可以画出状态转换图。(3) 写出三个向量方程写出三个向量方程a. 求状态方程和输出方程求状态方程和输出方程 由状态转换真值表，画出次态卡诺图，从次态卡诺图可由状态转换真值表，画出次态卡诺图，从次态卡诺图可求得状态方程。求得状态方程。 如设计要求的输出量不是触发器的输出如设计要求的输出量不是触发器的输出Qi，还需写出，还需写出输出输出Z与触发器的现态与触发器的现态Qn相关的输出方程。相关的输出方程。上页上页下页下页返回返回数

32、字电子技术基础数字电子技术基础b. 写出驱动方程和时钟方程写出驱动方程和时钟方程 将将a中得到状态方程与触发器的特性方程相比较，可求中得到状态方程与触发器的特性方程相比较，可求得驱动方程。对于异步时序逻辑电路还需写出时钟方程。得驱动方程。对于异步时序逻辑电路还需写出时钟方程。(4) 画逻辑电路图画逻辑电路图 根据驱动方程和输出方程，可以画出基于触发器的逻根据驱动方程和输出方程，可以画出基于触发器的逻辑电路图。辑电路图。(5) 检查自启动检查自启动上页上页下页下页返回返回数字电子技术基础数字电子技术基础 同步时序电路中，时钟脉冲同时加到各触发器的时钟端，同步时序电路中，时钟脉冲同时加到各触发器的

33、时钟端，只需求出各触发器控制输入端的驱动方程。只需求出各触发器控制输入端的驱动方程。7.3.2 同步时序电路的设计同步时序电路的设计例例1 用下降沿触发的用下降沿触发的JK触发器设计同步触发器设计同步8421BCD码的十码的十进制加法计数器。进制加法计数器。解解 (1) 根据设计要求，作出状态转换图。根据设计要求，作出状态转换图。 依题意，十进制计数器需要用十个状态来表示。十个状依题意，十进制计数器需要用十个状态来表示。十个状态循环后回到初始状态。设这十个状态为态循环后回到初始状态。设这十个状态为S0、S1、S2、S9。画状态转换图。画状态转换图。 上页上页下页下页返回返回数字电子技术基础数字

34、电子技术基础S0S1S9(2) 选择触发器的类型、个数以及进行状态分配选择触发器的类型、个数以及进行状态分配a. 选择所用触发器的类型和个数选择所用触发器的类型和个数 选择选择JK触发器。因为状态数触发器。因为状态数N=10，所以触发器个数，所以触发器个数n = 4。10101111六个状态可作为任意项处理。六个状态可作为任意项处理。b. 状态分配采用状态分配采用8421 BCD码。码。有有S0 = 0000，S1 = 0001，S9 = 1001上页上页下页下页返回返回数字电子技术基础数字电子技术基础状态转换真值表状态转换真值表123456789100 0 0 00 0 0 10 0 1 0

35、0 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1CPn0n1n2n3QQQQ1n01n11n21n3 QQQQ0 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0c. 列出状态转换真值表列出状态转换真值表上页上页下页下页返回返回数字电子技术基础数字电子技术基础 00 01 11 1000 01 11 101 0 0 11 0 0 1 1 0 n2n3QQn0n1QQ1n0 Q1n1 Q 00 01 11 1000 01 11 100 1 0 10 1 0 1

36、 0 0 n2n3QQn0n1QQ(3) 求出三个向量方程求出三个向量方程 a. 画次态卡诺图画次态卡诺图QQnn010 nnnnnnQQQQQQ0130111 可得状态方程可得状态方程上页上页下页下页返回返回数字电子技术基础数字电子技术基础1n2 Q 00 01 11 1000 01 11 100 0 1 01 1 0 1 0 0 n2n3QQn0n1QQ1n3 Q 00 01 11 1000 01 11 100 0 0 00 0 1 0 1 0 n2n3QQn0n1QQQQQQQQQQQQQQQQnnnnnnnnnnnnnn012012012120212 nnnnnnnQQQQQQQ012

37、30313 上页上页下页下页返回返回数字电子技术基础数字电子技术基础QQnn010 nnnnnnQQQQQQ0130111 QQQQQQQnnnnnnn01201212 nnnnnnnQQQQQQQ01230313 b. 将以上触发器的状态方程与将以上触发器的状态方程与JK触发器特性方程比较，可得触发器特性方程比较，可得各触发器的驱动方程各触发器的驱动方程J1= Q3Q0， K1=Q0J0=1， K0=1J2=Q1Q0= K2J3=Q2Q1Q0， K3=Q0上页上页下页下页返回返回数字电子技术基础数字电子技术基础(4) 由驱动方程画出逻辑电路图由驱动方程画出逻辑电路图0301230120120

38、103100;1QKQQQJQQKQQJQKQQJKJ 上页上页下页下页返回返回数字电子技术基础数字电子技术基础(5) 检查电路的自起启能力。检查电路的自起启能力。因此，可知该电路能够自因此，可知该电路能够自启启动。动。 由次态卡诺图的状态方程可以得到电路状态为由次态卡诺图的状态方程可以得到电路状态为10101111时的次态分别为：时的次态分别为：101010110100；110011010100；111011110000。上页上页下页下页返回返回数字电子技术基础数字电子技术基础(6) 状态转换图状态转换图上页上页下页下页返回返回数字电子技术基础数字电子技术基础例例2 试设计试设计111序列检

39、测电路。该电路有一个串行输入端序列检测电路。该电路有一个串行输入端X及一及一个串行输出端个串行输出端Z，当输入序列连续为三个，当输入序列连续为三个1时，输出为时，输出为1，在其它，在其它情况下输出为情况下输出为0。解解 由题意知，该电路的输出不仅取决于现态，且与输入有由题意知，该电路的输出不仅取决于现态，且与输入有关，因此是关，因此是Mealy型电路。型电路。(1) 画状态转换图画状态转换图 原始状态转换图原始状态转换图a. 先确定电路应包含的状态个数。先确定电路应包含的状态个数。上页上页下页下页返回返回数字电子技术基础数字电子技术基础输入序列输入序列X ： 0 1 1 1 0 按照题意要求写

40、出输入序列，然后根据输入和输出的按照题意要求写出输入序列，然后根据输入和输出的关系写出输出序列，即关系写出输出序列，即:输出响应输出响应Z ： 0 0 0 1 0状状 态态 ： S0 S1 S2 S3 S0S3表示电路已经连续输入三个表示电路已经连续输入三个1以后的状态。以后的状态。S0表示电路的初态；表示电路的初态；S1表示电路已输入一个表示电路已输入一个1以后的状态；以后的状态；S2表示已经连续输入两个表示已经连续输入两个1以后的状态；以后的状态；上页上页下页下页返回返回数字电子技术基础数字电子技术基础b. 确定状态间的转换及输出。确定状态间的转换及输出。从初始态从初始态S0开始，电路可能

41、的输入有开始，电路可能的输入有X1=0，X1=1两种。两种。 (a) 如如X1=0，则仍应维持在状态，则仍应维持在状态S0，如，如X1=1，则它可能是，则它可能是需检测序列的第一个需检测序列的第一个1，因而转向状态，因而转向状态S1。 (b) 如第二个输入如第二个输入X2 = 0，则应返回状态，则应返回状态S0，如，如X2 =1，则可能是需检测序列的第二个则可能是需检测序列的第二个1，电路由，电路由S1进入进入S2。 (c) 如第三个输入如第三个输入X3 = 0，则它又不属于被检测序列，因，则它又不属于被检测序列，因此返回状态此返回状态S0，如，如X3 =1，则应为检测序列，输出，则应为检测序

42、列，输出Z为为1，同时，同时进入状态进入状态S3。上页上页下页下页返回返回数字电子技术基础数字电子技术基础 (d) 如第四个输入如第四个输入X4=0，则表示该次检测的序列已结束，则表示该次检测的序列已结束，返回初态返回初态S0，如，如X4 =1，则仍为应检测序列，仍维持状态，则仍为应检测序列，仍维持状态S3。c. 画出原始状态转换图画出原始状态转换图上页上页下页下页返回返回数字电子技术基础数字电子技术基础d. 由原始状态转换图得状态转换表。由原始状态转换图得状态转换表。上页上页下页下页返回返回数字电子技术基础数字电子技术基础 从实际问题中得到的状态转换表中可能包括多余状态，需从实际问题中得到的

43、状态转换表中可能包括多余状态，需要进行化简。即将等价的状态合并，从而得到简化的状态转换要进行化简。即将等价的状态合并，从而得到简化的状态转换表表(图图)。 所谓等价状态是指两个状态在相同的输入条件下有相同的输所谓等价状态是指两个状态在相同的输入条件下有相同的输出，并且转换到相同的新状态。出，并且转换到相同的新状态。 状态简化状态简化 两个等价状态对于任意的输入序列产生的输出序列相同，两个等价状态对于任意的输入序列产生的输出序列相同，因此，它们在状态转换表中是重复的，可以合并为一个状态。因此，它们在状态转换表中是重复的，可以合并为一个状态。上页上页下页下页返回返回数字电子技术基础数字电子技术基础

44、因此因此S2和和S3等价。等价。 在在X=1时，时，S0和和S1的次态分别是的次态分别是S1和和S2，如果，如果S1和和S2等价，等价，则则S0和和S1等价，因此还需先考察等价，因此还需先考察S1和和S2。根据状态表：根据状态表：a. 对于对于S2和和S3当当X=0时，次态均为时，次态均为S0；当当X=1时，输出均为时，输出均为1，次，次态均为态均为S3；b. 对于对于S0和和S1上页上页下页下页返回返回数字电子技术基础数字电子技术基础由此得简化的状态表由此得简化的状态表 由于由于S1与与S2在在X=1时输出时输出不同，因此，不同，因此，S0和和S1不等价。不等价。S1和和S2不等价；不等价；

45、上页上页下页下页返回返回数字电子技术基础数字电子技术基础(2) 选择所用触发器的类型、个数以及状态分配选择所用触发器的类型、个数以及状态分配根据状态分配结果可以列出状态转换真值表。根据状态分配结果可以列出状态转换真值表。 这里选用下降沿触发的这里选用下降沿触发的JK FF。由于由于N=3，故，故n=2。 选选S0=00，S1=01，S2=11，10作为任意态处理。作为任意态处理。状态转换表状态转换表上页上页下页下页返回返回数字电子技术基础数字电子技术基础(3) 写出三个向量方程写出三个向量方程nnnnXQQXQQ11011 nnnXQQXQ0010 nXQZ0 求状态方程及输出方程求状态方程及

46、输出方程由状态转换真值表，画出次态卡诺图。由状态转换真值表，画出次态卡诺图。上页上页下页下页返回返回数字电子技术基础数字电子技术基础 因为因为JKFF的特性方程中含有的特性方程中含有 Q1n及及Q1n项，为了方便比较，在状态方程项，为了方便比较，在状态方程中至少应保留含有中至少应保留含有 Q1n及及Q1n 的最小项的最小项各一项。各一项。注意：注意： 在在Q1n+1次态卡诺图化简时，次态卡诺图化简时，X Q1nQ0n项应该保留项应该保留。上页上页下页下页返回返回数字电子技术基础数字电子技术基础 求出驱动方程求出驱动方程nnnQKQJQ 1 每个状态方程分别与特性方程比较，可得每个状态方程分别与

47、特性方程比较，可得FF1、FF0的驱动方程为：的驱动方程为：XKXQJn 101JK触发器特性方程为：触发器特性方程为：XKXJ 00上页上页下页下页返回返回数字电子技术基础数字电子技术基础(4) 由驱动方程及输出方程画出逻辑电路图。由驱动方程及输出方程画出逻辑电路图。上页上页下页下页返回返回数字电子技术基础数字电子技术基础X=0时，时，10的次态为的次态为00； (5) 检查电路的自启动能力检查电路的自启动能力11 nQ电路状态为电路状态为10时，分别从时，分别从 和和 的卡诺图上相应方格得知：的卡诺图上相应方格得知：10 nQ因此可知，电路具有自起动能力。因此可知，电路具有自起动能力。X=

48、1时，时，10的次态为的次态为11。上页上页下页下页返回返回数字电子技术基础数字电子技术基础7.3.3 异步时序电路的设计异步时序电路的设计例例3 试设计异步三位二进制试设计异步三位二进制(八进制八进制)加法计数器。加法计数器。 解解 (1) 根据设计要求，列出态序表。根据设计要求，列出态序表。012345670 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1CP012QQQ(2) 选择触发器的时钟信号选择触发器的时钟信号a. 由态序表画出波形图，由波形图由态序表画出波形图，由波形图可选择每一级触发器的时钟信号。可选择每一级触发器的时钟信号。上页上页下页下页返回返

49、回数字电子技术基础数字电子技术基础工作波形图工作波形图CP0Q1Q2Q CP为下跳沿到达时翻转。因此根据为下跳沿到达时翻转。因此根据FF0 、FF1、 FF2状状态变化情况，可以选择：态变化情况，可以选择：12010;QCPQCPCPCP 上页上页下页下页返回返回数字电子技术基础数字电子技术基础 在选定时钟信号作用下，在选定时钟信号作用下，FF0 、FF1 、FF2均在各自的时钟均在各自的时钟信号下跳变时状态翻转，所以用下降沿触发的信号下跳变时状态翻转，所以用下降沿触发的T触发器组成三触发器组成三位二进制异步加法计数器电路最为简单。位二进制异步加法计数器电路最为简单。 1TC1CPQ0Q1Q2

50、1TC111TC1(3) 逻辑电路图逻辑电路图上页上页下页下页返回返回数字电子技术基础数字电子技术基础CP0Q1Q2Q关于时钟信号选择的两点补充说明：关于时钟信号选择的两点补充说明：1. 选择各触发器时钟信号选择各触发器时钟信号CP0 = CPCP2 = CP、 Q0、Q0CP1 = CP、 Q0上页上页下页下页返回返回数字电子技术基础数字电子技术基础 如果在需要翻转时提供时钟信号沿，不需要翻转时就没如果在需要翻转时提供时钟信号沿，不需要翻转时就没有时钟沿。有时钟沿。如果都选如果都选CP就成为同步计数器了。就成为同步计数器了。位数越高，时钟选择的对象就越多。位数越高，时钟选择的对象就越多。一般

51、说来，在满足翻转的前提下时钟脉冲越少越好。一般说来，在满足翻转的前提下时钟脉冲越少越好。 因为，没有时钟信号的情况状态是不可能翻转的，所以，因为，没有时钟信号的情况状态是不可能翻转的，所以，这些状态均可视为无关项来处理，使电路简单。这些状态均可视为无关项来处理，使电路简单。上页上页下页下页返回返回数字电子技术基础数字电子技术基础 例如，选择时钟信号例如，选择时钟信号CP2 = Q0，也能向，也能向FF2提供合适的时钟提供合适的时钟边沿。不过送至边沿。不过送至FF2时钟信号的时钟信号的 沿增加了一倍，在第沿增加了一倍，在第2和第和第6个个CP脉冲到来后，脉冲到来后，Q0均提供均提供 沿，此时为了

52、使沿，此时为了使Q2n+1 = Q2n，不能，不能再用再用T触发器，需要用其它类型的触发器，驱动方程会复杂一触发器，需要用其它类型的触发器，驱动方程会复杂一些。些。CP0Q1Q2Q上页上页下页下页返回返回数字电子技术基础数字电子技术基础2. T触发器实现加法计数器的构成规律触发器实现加法计数器的构成规律(1) 三位二进制加法计数器三位二进制加法计数器CP0=CP，CP1= Q0，CP2=Q1，选择触发器的时钟信号的标准是：选择触发器的时钟信号的标准是： 需要触发器翻转时，必须有合适的边沿；需要触发器翻转时，必须有合适的边沿；触发器不能翻转时，时钟信号的变化尽可能少。触发器不能翻转时，时钟信号的

53、变化尽可能少。上页上页下页下页返回返回数字电子技术基础数字电子技术基础 除了最低位的除了最低位的CP端应接计数脉冲端应接计数脉冲CP外，高一位的外，高一位的CP端端应接在相邻低位的应接在相邻低位的Q端。端。CP0=CP， CPi = Qi-1 (0N，只需一片集成计数器，如果，只需一片集成计数器，如果MN，则需多片，则需多片集成计数器实现。集成计数器实现。上页上页下页下页返回返回数字电子技术基础数字电子技术基础1. 控制端异步操作控制端异步操作(1) 反馈清反馈清0法（法（P166-167图）图） 对于具有异步清零输入的计数器，只要在清零输入端加对于具有异步清零输入的计数器，只要在清零输入端加

54、入清零信号，计数器的输出立即变为入清零信号，计数器的输出立即变为0态。态。 把控制端异步作用把控制端异步作用(如异步清零、异步置数立即作用，如异步清零、异步置数立即作用，与与CP无关无关)称为异步操作。称为异步操作。 集成计数器的清零输入端有同步（在集成计数器的清零输入端有同步（在CR非端）和异步清零（在非端）和异步清零（在R01R02端）之分。端）之分。清零信号一般由计数器输出清零信号一般由计数器输出Q3Q2Q1Q0译码得到。译码得到。上页上页下页下页返回返回数字电子技术基础数字电子技术基础用反馈清零法设计用反馈清零法设计N进制的具体步骤如下：进制的具体步骤如下： 对满足对满足2i进制的集成

55、计数器，进制的集成计数器，Sn状态应取二进制编码，状态应取二进制编码，对十进制集成计数器，对十进制集成计数器，Sn状态应取状态应取8421 BCD码。码。 求反馈逻辑求反馈逻辑1Q 是指是指Sn状态编码中值为状态编码中值为1的各的各Q之之“与与”。1Q 1Q F =控制端高有效控制端高有效控制端低有效控制端低有效 写出写出N进制计数器进制计数器Sn状态状态的编码的编码上页上页下页下页返回返回数字电子技术基础数字电子技术基础 画逻辑图画逻辑图 c. 考虑考虑CP信号的连接，对于信号的连接，对于MN(=10) ，所以用一片，所以用一片74LS293，再加反馈逻，再加反馈逻辑即可构成。辑即可构成。(

56、2) 写出写出N进制计数器进制计数器Sn状态的二进制编码状态的二进制编码N=10， Sn =1010上页上页下页下页返回返回数字电子技术基础数字电子技术基础(4) 画逻辑图画逻辑图CP0Q0 Q1 Q2 Q3R01 R0274293CP1Q0 Q1 Q2 Q3CPF= R01 R02 =Q3Q1 注意、图形连接注意、图形连接错误错误（同步为（同步为F=CR非非=Q3Q1非）非）(3) 求反馈逻辑求反馈逻辑上页上页下页下页返回返回数字电子技术基础数字电子技术基础 (5) 波形图波形图(2) 1010是瞬态，其持续时间仅为一级与非门和一级触发器是瞬态，其持续时间仅为一级与非门和一级触发器的延迟，非

57、常短暂，故不将其作为计数循环的有效状态，列的延迟，非常短暂，故不将其作为计数循环的有效状态，列计数态序表，画状态图和工作波形图时，不将其列入。计数态序表，画状态图和工作波形图时，不将其列入。由图可见由图可见(1) 计数器的循环状态为计数器的循环状态为00001001十种状态，每一种状态持十种状态，每一种状态持续时间为一个续时间为一个CP周期。周期。上页上页下页下页返回返回数字电子技术基础数字电子技术基础例例2 用用74LS290设计六进制计数器，画出状态循环图。设计六进制计数器，画出状态循环图。(4) 画逻辑图和状态图。画逻辑图和状态图。解解 74LS290为二为二-五五-十进制计数器，实现六

58、进制计数器十进制计数器，实现六进制计数器(1) 将将74LS290转为转为10进制进制(CP0=CP，CP1=Q0)。(2) N=6， Sn=0110。(3) F= R01R02 = Q2Q1(a) 逻辑图逻辑图 (b) 状态图状态图上页上页下页下页返回返回数字电子技术基础数字电子技术基础例例4 用用74LS290构成构成60分频电路。分频电路。本例可按六十进制计数器设计，而仅由最高位本例可按六十进制计数器设计，而仅由最高位Q端输出。端输出。解解 分频电路与计数电路的区别：分频电路与计数电路的区别：计数电路将所有计数电路将所有Q状态作为一组代码输出；状态作为一组代码输出； 分频电路一般仅有一个

59、输出端（由某一分频电路一般仅有一个输出端（由某一Q端输出或若干端输出或若干Q端的组合），作为与端的组合），作为与CP成某种特定关系的脉冲序列。成某种特定关系的脉冲序列。 因为单片因为单片74LS290所能实现的最大计数模数所能实现的最大计数模数M=10，要构，要构成成N=60进制计数器，进制计数器，需需2片片74LS290。而且。而且Sn状态只能用状态只能用8421BCD码，而不能用二进制码。码，而不能用二进制码。上页上页下页下页返回返回数字电子技术基础数字电子技术基础 N=60， Sn=0110 0000；(Q7Q6Q5Q4 Q3Q2Q1Q0) = Q6Q5 1Q = 画逻辑图画逻辑图 F

60、= RO1RO2上页上页下页下页返回返回数字电子技术基础数字电子技术基础(2) 反馈置数法反馈置数法 对于具有异步置数输入的集成计数器，在计数过程中，对于具有异步置数输入的集成计数器，在计数过程中，不管计数器处于何种状态，只要在其置数输入端加入置数不管计数器处于何种状态，只要在其置数输入端加入置数控制信号，计数器立即将由数据输入控制信号，计数器立即将由数据输入(D3D2D1D0)决定的状态决定的状态(记为记为S0)置于计数器中，置数控制信号随之消失，计数器由置于计数器中，置数控制信号随之消失，计数器由S0开始重新计数。开始重新计数。 反馈置数法仅适用于具有置数输入的集成计数器，也有反馈置数法仅