电工学1第10章组合逻辑电路

1、模拟信号：在时间上和数值上连续的信号。数字信号：在时间上和数值上不连续的（即离散的）信号。uu模拟信号波形模拟信号波形数字信号波形数字信号波形( (正脉冲正脉冲）tt对模拟信号进行传输、对模拟信号进行传输、处理的电子线路称为处理的电子线路称为模拟电路。模拟电路。对数字信号进行传输、对数字信号进行传输、处理的电子线路称为处理的电子线路称为数字电路。数字电路。 脉脉 冲冲 信信 号号数字电路的分类数字电路的分类双极型电路和单极型电路双极型电路和单极型电路VLSI (Very Large Scale Integrated )电路电路(数万器件数万器件/片片)a、按半导体类型可分为：按半导体类型可分为

2、：b、按电路的集成度可分为：按电路的集成度可分为：SSI(Small Scale Integrated )电路电路(数十器件数十器件/片片)MSI(Medium Scale Integrated)电路电路(数百器件数百器件/片片)LSI(Large Scale Integrated )电路电路(数千器件数千器件/片片)ASIC(Application Specific Integrated Circuit，专用集成电路) SoC(System on a Chip，单片电子系统)IP核(Intellectual Property，知识产权) 硬件设计包FPGA(Filed Programmabl

3、e Gate Array，现场可编程门阵列 ) CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件 )CPLD/FPGA可编程专用IC，或可编程ASIC。EDA(Electronic Design Automation，电子设计自动化)数字电路的分类数字电路的分类c、按电路的逻辑功能可分为：按电路的逻辑功能可分为：组合逻辑电路和时序逻辑电路。组合逻辑电路和时序逻辑电路。 组合逻辑电路组合逻辑电路任何时刻的输出状态，仅与该时刻的输入状任何时刻的输出状态，仅与该时刻的输入状态有关，即电路态有关，即电路无记忆无记忆功能。功能。 时序逻辑电路时序逻辑电路任

4、何时刻的输出状态，不仅与该时刻的输入任何时刻的输出状态，不仅与该时刻的输入状态有关，还与电路的原状态有关，即电路状态有关，还与电路的原状态有关，即电路有记忆有记忆功能。功能。 名称名称 逻辑符号逻辑符号 逻辑表达式逻辑表达式或门或门与门与门非门非门或非门或非门 与非门与非门常用门电路的逻辑符号和逻辑表达式常用门电路的逻辑符号和逻辑表达式1 ABF&ABFF&ABF1 AB1AFF = ABF = AB F = A F = A B F = AB 第第10章章 小结小结6.逻辑逻辑与或非与或非运算运算7. 逻辑逻辑异或异或运算运算ABF1CD&图形符号：图形符号：AB= 1F图形符号：图形符号：

5、逻辑关系式：F=A+B = AB+AB逻辑关系式：F=AB+CDA BF 0 0 0 1 1 0 1 1 0 1 1 0真真值值表表口诀：口诀：相同为相同为0，不同为，不同为1。74LS0474LS00常用集成芯片管脚图常用集成芯片管脚图 TTL电路的优点是开关速度电路的优点是开关速度较高，抗干扰能力较强，带负较高，抗干扰能力较强，带负载的能力也比较强，缺点是功载的能力也比较强，缺点是功耗较大。耗较大。 CMOS电路具有制造工艺电路具有制造工艺简单、功耗小、输入阻抗高、简单、功耗小、输入阻抗高、集成度高、电源电压范围宽等集成度高、电源电压范围宽等优点，其主要缺点是工作速度优点，其主要缺点是工作

6、速度稍低，但随着集成工艺的不断稍低，但随着集成工艺的不断改进，改进，CMOS电路的工作速度电路的工作速度已有了大幅度的提高。已有了大幅度的提高。集成电路又分集成电路又分TTL和和CMOS型：型：第第10章章 小结小结双 重 否 定 律 ：AA 吸收律：BABAABABAAABAAABAA)( )(冗余律：CAABBCCAAB布尔代数布尔代数 双重否定律常常与反演双重否定律常常与反演律配合进行逻辑式的变换。律配合进行逻辑式的变换。对偶式对偶式冗余律：CAABBCCAAB证明：BCCAABBCAABCCAABBCAACAAB)(互补律互补律A+A=1A+A=1分配律分配律A(B+C)=AB+ACA

7、(B+C)=AB+AC)1 ()1 (BCACABCAAB 0-10-1律律A+1=1A+1=1多余项多余项BC去掉去掉ABCCABCBACBABCACBACBACBA、A、B、C三个变量的最小项有三个变量的最小项有8（23）个）个：利用利用1 AA 可以把任何一个逻辑函数化为最小项之和的标准形可以把任何一个逻辑函数化为最小项之和的标准形式。式。例例 写出写出Y=AB+AC+BC的最小项逻辑式。的最小项逻辑式。)()()(AABCBBACCCABBCACABYBCAABCCBAABCCABABCBCACBACABABC 解：解：缺谁补谁缺谁补谁10.3 常用的组合逻辑器件常用的组合逻辑器件 1

8、.能对两个能对两个1位二进制数进行相加而求得和及进位位二进制数进行相加而求得和及进位的逻辑电路称为的逻辑电路称为半加器半加器。半加器真值表Ai BiSi Ci0 00 11 01 10 01 01 00 1iiiiiiiiiiBACBABABAS=1&AiBiSiCiAiBiSiCiCO半加器符号半加器电路图加数加数本位本位的和的和向高向高位的位的进位进位10.3.1 加法器加法器2. 全加器全加器 能对能对两个两个1位二进制数进行相加位二进制数进行相加并考虑并考虑低位来的进位低位来的进位，即，即相当于相当于3个个1位二进制数相加，求得和及进位的逻辑电路称为位二进制数相加，求得和及进位的逻辑电

9、路称为全全加器加器。Ai Bi Ci-1Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1Ai、Bi：加数，：加数， Ci-1：低位低位来的来的进位进位，Si：本位的和，：本位的和， Ci：向：向高位高位的的进位进位。iiiiiiiiiiiiiiiiiiiiiiBACBABACBABABACBACBABAmmC111153)()(111111111117421)()()()(iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiCBACBACBACBCBACBCBACBACBACBACBAmmmm

10、SAi Bi Ci-1Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1表表10-14 全加器真值表全加器真值表 1iiiiCBASiiiiiiBACBAC1)(根据根据 可得到全加器的逻辑图，如图可得到全加器的逻辑图，如图1011(a)所示，全加所示，全加器的符号如图器的符号如图1011(b)所示。所示。 由图由图1011(a)看出：全加器是由两个半加器构成。看出：全加器是由两个半加器构成。 (a) 逻辑图逻辑图(b) 全加器的符号全加器的符号图图1011 全加器的逻辑图和逻辑符号全加器的逻辑图和逻辑符号

11、实现编码操作的电路称为实现编码操作的电路称为编码器编码器。输 入 输 出 Y2 Y1 Y0 I0 I1 I2 I3 I4 I5 I6 I7 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 表表1015 编码表编码表输入输入8个互斥的信号个互斥的信号输出输出3位二进制代码位二进制代码10.3.2 编码器编码器(1)二进制编码器二进制编码器753175310763276321765476542IIIIIIIIYIIIIIIIIYIIIIIIIIYI7I6I5I4 I3I2 I1 I0Y2 Y1 Y0I7I6I5I4 I3I2 I1 I0Y2 Y1 Y

12、0(a) 由或门构成(b) 由与非门构成111&逻逻辑辑表表达达式式逻辑图逻辑图输 入I输 出Y3 Y2 Y1 Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1(2) 二二 十进制编码器十进制编码器表表1016 8421 BCD编码表编码表输入输入10个互斥的数码个互斥的数码输出输出4位二进制代码位二进制代码真真值值表表9753197531076327632176547654298983IIIIIII

13、IIIYIIIIIIIIYIIIIIIIIYIIIIY逻辑表达式逻辑表达式I9 I8 I7I6I5I4 I3I2 I1 I0Y3 Y2 Y1 Y0(a) 由或门构成1111I9 I8 I7I6I5I4 I3I2 I1 I0(b) 由与非门构成Y3 Y2 Y1 Y0&逻辑图逻辑图 把代码状态的特定含义翻译出来的过程称为把代码状态的特定含义翻译出来的过程称为译译码码，实现译码操作的电路称为，实现译码操作的电路称为译码器译码器。1. 1. 二进制译码器二进制译码器 设二进制译码器的设二进制译码器的输入输入端为端为n个，则个，则输出输出端为端为2n个，且对应于输入代码的每一种状态，个，且对应于输入代码

14、的每一种状态，2n个输出中个输出中只有一个为只有一个为1（或为（或为0），其余全为），其余全为0（或为（或为1）。）。 二进制译码器可以译出输入变量的全部状态，二进制译码器可以译出输入变量的全部状态，故又称为故又称为变量译码器变量译码器。10.3.3 译码器译码器表表1017 3线线8线译码器真值表线译码器真值表A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0

15、0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1输输入入：3位二进制代码位二进制代码输输出出：8个互斥的信号个互斥的信号01270126012501240123012201210120AAAYAAAYAAAYAAAYAAAYAAAYAAAYAAAY&111 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0逻辑表达式逻辑表达式逻辑图逻辑图电路特点电路特点：与门组成的阵列：与门组成的阵列3 线-8 线译码器abcdefgh a b c d a f b e f g h g e c d(a) 外形图(b) 共阴极(c) 共阳极+VCCab

16、cdefgh3. 显示译码器显示译码器半导体数码管半导体数码管LED 用来驱动各种显示器件，从而将用二进制代码表示用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为出来的电路，称为显示译码器显示译码器。b=c=f=g=1，a=d=e=0时时共阴极共阴极10.3.4 数据选择器数据选择器 数据选择器数据选择器多路开关多路开关或多路转换器。它是从或多路转换器。它是从多多个输入个输入数据中选择数据中选择一个一个送至送至输出输出端。其逻辑电路如图端。其逻辑电路如图546所示。所示。 E图图 4选选

17、1数据选择器数据选择器 013012011010 AADAADAADAADF数据选择器相当数据选择器相当于一个被地址码于一个被地址码控制的控制的4选选1多路多路开关开关。时，当0E时，当1EF=0第第10章章 小结小结 逻辑函数表示方法逻辑函数表示方法有四种：有四种： 逻辑真值表逻辑真值表、 逻辑式逻辑式、逻辑图逻辑图、( (卡诺图卡诺图) )，它们之间可以相互转，它们之间可以相互转换。换。逻辑函数表示方法逻辑函数表示方法组合逻辑函数的分析组合逻辑函数的分析逻辑图逻辑图逻辑式逻辑式化简化简真值表真值表功能功能组合逻辑函数的设计组合逻辑函数的设计逻辑要求逻辑要求逻辑式逻辑式化简化简/变换变换逻辑

18、图逻辑图真值表真值表 分析方法的步骤如下：分析方法的步骤如下： (1)根据逻辑图，从输入到输出逐级写出每个门根据逻辑图，从输入到输出逐级写出每个门的输出逻辑函数表达式。的输出逻辑函数表达式。 (2)用公式化简法或卡诺图化简法，将得到的函用公式化简法或卡诺图化简法，将得到的函数式化简或变换，使逻辑函数简单明了。数式化简或变换，使逻辑函数简单明了。 (3)根据写出的输出逻辑函数表达式，列出真值根据写出的输出逻辑函数表达式，列出真值表并说明电表并说明电路的逻辑功能。路的逻辑功能。 例：例：试分析下图所示逻辑电路，写出输出的逻试分析下图所示逻辑电路，写出输出的逻辑函数表达式，列出真值表，指出电路所完成

19、的逻辑函数表达式，列出真值表，指出电路所完成的逻辑功能辑功能。 ABCY&1Y2Y3Y 解解:(1)(1)由逻辑图写出逻辑式由逻辑图写出逻辑式 逐级写出每个门的输出逻辑逐级写出每个门的输出逻辑函数表函数表达式达式Y1、Y2、Y3，化简，化简后得到后得到Y和和A、B、C之间的逻辑之间的逻辑函数式。函数式。ABY 1BCY 2ACY 3ACBCABYYYY 321ACBCABACBCAB（2）由逻辑式列出真值表由逻辑式列出真值表 ACBCABY （3）分析电路的逻辑功能）分析电路的逻辑功能 从右表中可知：当输入从右表中可知：当输入A、B、C中有中有2个或个或3个为个为1时，输出时，输出Y为为1，否

20、则输出，否则输出Y为为0。所以这个电。所以这个电路实际上是一种路实际上是一种3人表决用的电人表决用的电路：只要有路：只要有2票或票或3票同意，表决票同意，表决就通过，即就通过，即多数人同意的电路多数人同意的电路。分析分析设计设计逻辑图逻辑图功能功能 例例 ： 已知函数的逻辑图如图所示，试求它的逻辑已知函数的逻辑图如图所示，试求它的逻辑函数式。函数式。解解: 从输入端从输入端A、B开始逐个写出每开始逐个写出每个图形符号输出端个图形符号输出端的逻辑式，即的逻辑式，即得：得： BABAY)()(BABABABABABAYBABABA 异或异或 练习练习P316例例10-10 组合逻辑电路的设计步骤如

21、下：组合逻辑电路的设计步骤如下： (1)进行进行逻辑抽象逻辑抽象 分析事件的因果关系，确定输入变量、输出变分析事件的因果关系，确定输入变量、输出变量并给其逻辑状态变量赋值（量并给其逻辑状态变量赋值（0或或1）。）。 将输入变量的各种组合和相应的输出变量取值，将输入变量的各种组合和相应的输出变量取值，列出真值表列出真值表。 (2)根据真值表根据真值表写出写出其其逻辑函数表达式逻辑函数表达式。 (3)对逻辑函数表达式进行化简或变换。一般将函对逻辑函数表达式进行化简或变换。一般将函数化简成最简形式，若限制所用器件为某单一类型，数化简成最简形式，若限制所用器件为某单一类型，如与非门等，则应将函数式变换成要求的形式。如与非门等，则应将函数式变换成要求的形式。 (4)由逻辑式由逻辑式画出逻辑图画出逻辑图。 例：例：试用试用与非门与非门设计一个设计一个举重裁判表决电路举重裁判表决电路。设举重比赛有。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按自己面前的按钮来确定，当两个或两个以