SarADC原理--ADC从0开始学_第1页
SarADC原理--ADC从0开始学_第2页
SarADC原理--ADC从0开始学_第3页
SarADC原理--ADC从0开始学_第4页
SarADC原理--ADC从0开始学_第5页
已阅读5页,还剩12页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、逐次逼近型ADC 基本思路:生成一个数字量,经DA转化为电压模拟信号,与输入电压比较高低。两者不相等则调整生成数字量,直至两个模拟电压相等或逼近,该数字量为最后ADC转换结果。 功能模块 1.触发器 2.电压比较器 3.DA转换器 4.寄存器 5.时序分配器RS触发器:R输入端只能使触发器处于Q=0的状态,S端只能使触发器处于Q=1的状态。D触发器:只在时钟CP触发下数据才由输入端D传输到输出端Q;无CP时状态不变,即锁存前一次数据寄存器:由D触发器构成,记忆最后比较结果主从JKFF功能表JKFF符号电压比较器反相端电压高于同相端,输出低电平0;同相端高于反相端,输出高电平1DA转换器:把二进

2、制数码转换成电压模拟量输出权电阻型DAC非门:输入高电平(逻辑1)输出低电平(逻辑0),输入端低电平时输出端高电平。反相。时序分配器工作过程 UREF=8V,UI=5.99V CP0: QDQCQBQA=1000,UREF=4VUI,J=0,K=1;D2=0; CP2: QDQCQBQA=1010,UREF=5VUI,J=1,K=0;D1=1; CP3: QDQCQBQA=1011,UREF=5.5VUI,J=1,K=0.D0=1. CP4:4个DFF检测到CP4的上升沿,将1011保存并输出到Q端. 电容式DAC包括一个由N个按照二进制加权排列的电容和一个“空LSB”电容组成的阵列。包含采样

3、/保持电路。采样-保持电路UC=1,S闭合:u0=ui,输出跟随输入变化并向电容C充电。UC=0,S断开:u0保持断开瞬间的输入信号采样 公共端接地,所有自由端接到VIN。UC=VIN(1-e-t/RC).采样后,公共端与地断开,自由端与VIN断开,电容阵列获得了与电容成比例的电荷量。Q=CU. 自由端接地,公共端=-VIN。U+比U_高VIN。二进制搜索算法MSB电容自由端先改接接到VREF,驱动公共端电压向正端移动VREF。3276C=1638C+.+4C+2C+C+C,等效为CM和CE并联。CM=CE.UM=UE+VREF,CM放电,UM 下降VREF,CE充电,上升VREF因此,VCO

4、MMON (U_)= -VIN + VREF。同理,第N电容改接VREF时同样电荷再分配,U_上升1/2NVREF第二个电容:1638C=819C+.+4C+2C+C+C=1/2*3276C3C2=CEQ=CU,U_上升1/4VREF电容切换至地时,则U_下降相同大小的电压R-2R电阻网络D/A转换电路u0=-Rf(a1IR/2 + a2IR/4 + a3IR/8 + . + aN IR/2N) =-VRRf/R(a11/2 + a21/4 + a31/8 + . + aN 1/2N) (aN为输入的二进制数码1或0) VCOMMON VREF),比较器输出为逻辑1,MSB电容的自由端保持连接至VREF。VIN VREF,比较器输出为逻辑0。MSB电容的自由端连接至地。接下来,下一个较小电容的自由端连接至VREF,将新的VCOMMON电压与地电位进行比较。 继续上述过程,直至所有位的值均确定下来。VCOMMON = -VIN + S0VRE

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论