第6章时序逻辑电路-2

1、电子技术基础电子技术基础 数字部分数字部分第六章第六章 时序逻辑电路时序逻辑电路1n6.1 时序逻辑电路的基本概念时序逻辑电路的基本概念n6.2 同步时序逻辑电路的分析同步时序逻辑电路的分析n6.3 同步时序逻辑电路的设计同步时序逻辑电路的设计n6.4 异步时序逻辑电路的分析异步时序逻辑电路的分析n6.5 若干典型的时序逻辑集成电路若干典型的时序逻辑集成电路n6.6 简单的时序可编程逻辑器件简单的时序可编程逻辑器件GAL第六章第六章 时序逻辑电路时序逻辑电路26.5 6.5 若干典型的时序逻辑集成电路若干典型的时序逻辑集成电路1 1、 寄存器寄存器6.5.1 6.5.1 寄存器和移位寄存器寄存

2、器和移位寄存器寄存器寄存器:是数字系统中用来存储代码或数据的逻辑部是数字系统中用来存储代码或数据的逻辑部件。它的主要组成部分是触发器。件。它的主要组成部分是触发器。一个触发器能存储一个触发器能存储1位二进制代码，存储位二进制代码，存储 n 位二进制位二进制代码的寄存器需要用代码的寄存器需要用 n 个触发器组成。个触发器组成。寄存器实际上是若干触发器的集合。寄存器实际上是若干触发器的集合。38位位CMOS寄存器寄存器74HC374脉冲边沿敏感的寄存器脉冲边沿敏感的寄存器带输出缓存器的带输出缓存器的8位寄存器位寄存器48位位CMOS寄存器寄存器74HC/HCT374111111011158位位CM

3、OS寄存器寄存器74HC/HCT374高阻高阻HH*H高阻高阻LL*H存入数据，禁止输出存入数据，禁止输出HH*L对应内部触发对应内部触发器的状态器的状态LL*L存入和读出数据存入和读出数据Q0Q7DNCP输出输出内部触发器内部触发器输输 入入工作模式工作模式OE1nNQL*,H*表示表示CP脉冲上升沿之前瞬间脉冲上升沿之前瞬间DN的电平的电平62、 移位寄存器移位寄存器移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向高移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。位或向低位移动的逻辑功能部件。按移动方式分按移动方式分单向移位寄存器单向移位寄存

4、器双向移位寄存器双向移位寄存器左移移位寄存器左移移位寄存器移位寄存器的逻辑功能分类移位寄存器的逻辑功能分类移位寄存器的逻辑功能移位寄存器的逻辑功能右移移位寄存器右移移位寄存器7(1) 基本移位寄存器基本移位寄存器（a）电路）电路串行数据输入端串行数据输入端串行数据输出端串行数据输出端8并行数据输出端并行数据输出端D3=Qn2D1=Q0nD0=DSIQ0n+1=DSIQ1n+1 =D1 = Q0nQ2n+1 =D2 =Qn1Q3n+1 =D3 = Qn2写出激励方程：写出激励方程：写出状态方程：写出状态方程：(b). (b). 工作原理工作原理D2=Qn1D D0 0 D D1 1 D D2 2

5、 D D3 3 9Q0n+1=DSIQ1n+1 =Q0nQ2n+1 =Qn1Q3n+1 =Qn2101110 1 0 1 1 0 1 1 0 1 1 0 00 0 0 0 0 0 0FF0 FF1 FF2 FF31CP 后后2CP 后后3CP 后后4CP 后后1101 1 DSI CP 1 1 0 1 1 2 4 3 5 6 8 7 0 0 0 0 0 DSI =1101,从高位开始输入从高位开始输入 串串行行输输出出 并并行行输输出出DPO 经过经过8个个CP脉冲后，从脉冲后，从DSI 端串行输入的端串行输入的4位数码已从位数码已从DSO 端全部串行输出。端全部串行输出。 串入串入串出串出

6、Q0 Q1 Q2 Q3(DSO) 111110111011101110（2）典型集成电路）典型集成电路 1D C1 R 1 1 1 1 1 Q0 1D C1 R 1 Q1 1D C1 R 1 Q7 CP CRDSA DSB & 内部逻辑图内部逻辑图8位移位寄存器位移位寄存器74HC/HCT164122. 2. 多功能双向移位寄存器多功能双向移位寄存器 D0 FF0 D1 FF1 D2 FF2 D3 FF3 并并行行输输入入 并并行行输输出出 右右移移串串行行输输入入（DIR） 左左移移串串行行输输出出（DOL） 右右移移串串行行输输出出（DOR） 左左移移串串行行输输入入（DIL） Q

7、0 Q1 Q2 Q3 多功能移位寄存器工作模式简图多功能移位寄存器工作模式简图（1 1）工作原理）工作原理高位移向低位高位移向低位-左移左移低位移向高位低位移向高位-右移右移13实现多种功能双向移位寄存器的一种方案实现多种功能双向移位寄存器的一种方案(仅以仅以FFm为例为例)nmnmQQ11 nmnmQQ11 mnmDQ 1S1S0=00S1S0=01高位移高位移向低位向低位S1S0=10S1S0=11nmnmQQ 1并入并入不变不变低位移低位移向高位向高位14（2 2）典型集成电路）典型集成电路CMOS 4CMOS 4位双向移位寄存器位双向移位寄存器74HC/HCT194 74HC/HCT1

8、94 四选一四选一MUX0MUX1MUX2MUX315CR并行并行置数置数D3D2D1D0DI3*DI2*DI1*DI0*HHH左移左移H HLHH左移左移LLLHH右移右移HHHLH右移右移LLHLH保持保持LLH异步异步清零清零LLLLLDI3DI2DI1DI0左移左移DSL右移右移DSRS0S1功能功能 并行输入并行输入时钟时钟CP串行输入串行输入控制信号控制信号清零清零 输输 出出 输输 入入74HC/HCT194 的功能表的功能表 16Q0n+1Q1n+1Q2n+1Q3n+1Q0nQ1nQ2nQ3nQ0nQ1nQ2nQ0nQ1nQ2nQ1nQ2nQ3nQ1nQ2nQ3n17并行数据输

9、入端并行数据输入端时钟输入端时钟输入端输出端输出端控制端控制端数据串行输入端数据串行输入端数据串行输入端数据串行输入端异步清除端异步清除端74HC/HCT194 逻辑符号（简化）逻辑符号（简化）CPCRS0DI1DI2Q0Q1Q2Q3S1DSRDI074194DSLCRDI32 2、计数器的分类、计数器的分类按脉冲输入方式，分为同步和异步计数器按脉冲输入方式，分为同步和异步计数器按进位体制，分为二进制、十进制和任意进制计数器按进位体制，分为二进制、十进制和任意进制计数器按逻辑功能，分为加法、减法和可逆计数器按逻辑功能，分为加法、减法和可逆计数器概概 述述1 1、计数器的逻辑功能、计数器的逻辑功

10、能 计数器的基本功能是对输入时钟脉冲进行计数。它也可用于分频、计数器的基本功能是对输入时钟脉冲进行计数。它也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等等。定时、产生节拍脉冲和脉冲序列及进行数字运算等等。6.5.2 6.5.2 计计 数数 器器18同步计数器同步计数器异步计数器异步计数器加计数器加计数器减计数器减计数器可逆计数器可逆计数器二进制计数器二进制计数器非二进制计数器非二进制计数器 十进制计数器十进制计数器 任意进制计数器任意进制计数器加计数器加计数器减计数器减计数器可逆计数器可逆计数器二进制计数器二进制计数器非二进制计数器非二进制计数器 十进制计数器十进制计数器 任意进制

11、计数器任意进制计数器19(1) N(1) N位异步二进制计数器位异步二进制计数器-4-4位异步二进制加法计数器位异步二进制加法计数器 工作原理工作原理1 1、 二进制计数器二进制计数器20 CP 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 Q2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 Q0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 Q1 1 1 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 Q3 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 结论结论: :CPQff210

12、 CPQff411 CPQff812 计数器的功能：不仅可以计数也可作为分频器。计数器的功能：不仅可以计数也可作为分频器。CPQff1613 21 Q0 CP Q1 Q2 Q3 1 2 3 4 5 6 7 8 0 1 0 1 0 1 0 1 1 1 0 0 1 1 0 0 0 0 0 0 1 1 1 1 9 10 11 12 13 14 15 16 0 1 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 1tpd 2tpd 3tpd 4tpd 4tpd 异步计数脉冲的最小周期

13、异步计数脉冲的最小周期 T Tminmin= =n tn tpdpd。（。（n n为位数）为位数） 22典型集成电路典型集成电路中规模集成电路中规模集成电路74HC/HCT393中集成了两个中集成了两个4位异步二进制计数位异步二进制计数器在器在 5V、25工作条件下，工作条件下，74HC/HCT393中每级触发器的传输延中每级触发器的传输延迟时间典型值为迟时间典型值为6ns。 1CP 1 2 1 1M1Q0 1Q1 1Q2 1Q3 3 4 5 6 2CP 112 2M2Q0 2Q1 2Q2 2Q3 119 8 74HC/HCT39374HC/HCT393的逻辑符号的逻辑符号. .23Q0在每个

14、在每个CP都翻转一次都翻转一次Q1仅在仅在Q0=1后的下一个后的下一个CP到来时翻转到来时翻转FF0可采用可采用T=1的的T触发器触发器FF1可采用可采用T= Q0的的T触发器触发器Q3仅在仅在Q0=Q1=Q2=1后的下后的下一个一个CP到来时翻转到来时翻转FF2可采用可采用T= Q0Q1的的T触发触发器器Q2仅在仅在Q0=Q1=1后的下一个后的下一个CP到来时翻转到来时翻转FF3可采用可采用T= Q0Q1Q2的的T触触发器发器4位二进制计数器状态表位二进制计数器状态表000001611111150011114010111300011120110111001011001001900001801

15、1107001106010105000104011003001002010001000000Q0Q1Q2Q3进位输出进位输出电路状态电路状态计数顺序计数顺序(2)N位二进制同步加计数器位二进制同步加计数器242501230120101QQQTQQTQTT FF0 1D C1 T0=CE CE Q0 CP = FF1 1D C1 T1=Q0CE Q1 = FF2 1D C1 T2=Q1Q0CE Q2 = FF3 1D C1 T3=Q2Q1Q0CE Q3 = & & & Q0 Q1 Q2 Q3 1 1 4 4位二进制同步加计数器逻辑图位二进制同步加计数器逻辑图CE=CE=0

16、 0保持不变保持不变CE=CE=1 1计数计数 CEQQQQQQTCEQQQQTCEQQTCET012012301012001026 Q0 CP Q1 Q2 Q3 1tpd 4 4位二进制同步加计数器时序图位二进制同步加计数器时序图27 (2)典型典型 集成计数器集成计数器74LVC1612选选1数据选择器数据选择器2874LVC161逻辑功能表逻辑功能表输输 入入输输 出出清零清零预置预置使能使能时钟时钟预置数据输入预置数据输入计计 数数进进位位CEPCETCPD3D2D1D0Q3Q2Q1Q0TCLLLLLLHLD3D2D1D0D3D2D1D0#HHL保保持持#HHL保保持持LHHHH计计数

17、数#PECR29CR的作用？的作用？PE的作用？的作用？30n控制端控制端 功能功能 有效电平有效电平 与时钟同步否？与时钟同步否？ 优先关系优先关系n读功能表的方法读功能表的方法 先从最特殊的行读起先从最特殊的行读起74LVC16引脚功能图引脚功能图31CPD1D2Q0Q1Q2Q3D074LVC161D3TCCETCEPPECRCPCETCEPPECR时序图时序图 CR PE CP CEP CET Q0 Q1 Q2 Q3 TC 计计数数 保保持持 异异步步清清零零 同同步步预预置置 D3 D0 D1 D2 TC=CETQ3Q2Q1Q032例例6.5.1 试用试用74LVC161构成模构成模2

18、16的同步二进制计数器。的同步二进制计数器。 LD PE D0 D1 D2 D3 CEP CET CP TC IC0 CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 Q0 Q1 Q2 Q3 CE CLK RESET PE D0 D1 D2 D3 CEP CET CP TC IC1 CR Q0 Q1 Q2 Q3 D4 D5 D6 D7 Q4 Q5 Q6 Q7 PE D0 D1 D2 D3 CEP CET CP TC IC2 CR Q0 Q1 Q2 Q3 D8 D9 D10 D11 Q11 Q8 Q9 Q10 PE D0 D1 D2 D3 CEP CET CP TC IC3 CR Q0 Q1

19、 Q2 Q3 D12 D13 D14 D15 Q15 Q12 Q13 Q14 33(1). (1). 异步异步BCDBCD计数器计数器将图中电路按以下两种方式连接：将图中电路按以下两种方式连接：试分析它们的逻辑输出状态。试分析它们的逻辑输出状态。0CP1CP接计数脉冲信号，将接计数脉冲信号，将Q0与与相连；相连；（1）1CP0CP接计数脉冲信号，将接计数脉冲信号，将Q3与与相连相连（2）2.2. 其他模数的计数器其他模数的计数器34两种连接方式的状态表两种连接方式的状态表计数顺序计数顺序连接方式连接方式1（8421码）码）连接方式连接方式2（5421码）码）Q3Q2Q1Q0Q0Q3Q2Q100

20、000000010001000120010001030011001140100010050101100060110100170111101081000101191001110035（1）用集成计数器构成任意模数计数器）用集成计数器构成任意模数计数器362.2. 其他模数的计数器其他模数的计数器假定集成计数器的模为假定集成计数器的模为N，需要得到模为，需要得到模为M的计数器的计数器设法跳过设法跳过N-M个状态个状态复位法复位法进位法进位法利用利用PE端端利用利用CR端端反馈置反馈置0法法反馈清反馈清0法法利用进位信号反馈置数利用进位信号反馈置数多片级联多片级联将将M分解成多个因数的乘积，再将构成

21、的模分解成多个因数的乘积，再将构成的模为这些因数的计数器级联为这些因数的计数器级联先级联，再整体反馈清先级联，再整体反馈清0或整体反馈置数或整体反馈置数37例：例： 用一块模用一块模16的二进制计数器的二进制计数器74161实现模实现模9计数器。计数器。实现的方法就是在实现的方法就是在74161的状态图上截取一段（的状态图上截取一段（9个状态）个状态）并将它们链接成一个环并将它们链接成一个环计数器计数器74161的基本状态循环的基本状态循环0000000100100011010001010110011110001001101010111100110111101111Q3Q2Q1Q038 用反馈

22、清用反馈清0法实现模法实现模9计数计数Q3Q2Q1Q00000000100100011010001010110011110001001101010111100110111101111 0010 0110 0000 0101 0100 0011 0001 1000 0111 1001 Q3Q2Q1Q0 产生清零信号产生清零信号39 用反馈置用反馈置0法实现模法实现模9计数计数Q3Q2Q1Q00000000100100011010001010110011110001001101010111100110111101111 0010 0110 0000 0101 0100 0011 0001 1000

23、 0111 Q3Q2Q1Q0 产生置数信号产生置数信号40 利用进位信号反馈置数法实现模利用进位信号反馈置数法实现模9 9计数计数Q3Q2Q1Q00000000100100011010001010110011110001001101010111100110111101111 1010 1110 1000 1101 1100 1011 1001 0111 1111 Q3Q2Q1Q0 利用进位信号利用进位信号产生置数信号产生置数信号41整体清整体清0或整体置数或整体置数先将先将K片片N模计数器按常规级联方法构成模为模计数器按常规级联方法构成模为NK(NKMNK-1)的计数器的计数器再用反馈清再用反

24、馈清0、反馈置数等方法构成模、反馈置数等方法构成模M的计数器的计数器多片级联多片级联将将M分解成多个因数的乘积，再将构成的模分解成多个因数的乘积，再将构成的模为这些因数的计数器级联为这些因数的计数器级联先级联，再整体反馈清先级联，再整体反馈清0或整体反馈置数或整体反馈置数MN4200100010例：用两片例：用两片74161构成模构成模35计数器计数器D0D1D2D3CEPCETQ0Q1Q2Q3TCCRPECPVCCCRD0D1D2D3CEPCETQ0Q1Q2Q3TCCRPE43分解后再级联分解后再级联将将M分解为两个（或多个）因数的乘积，且每个因数皆小于分解为两个（或多个）因数的乘积，且每个

25、因数皆小于N用两片或（多片）计数器构成等于这些因数的计数器用两片或（多片）计数器构成等于这些因数的计数器将这些计数器级联起来将这些计数器级联起来D0D1D2D3CEPCETQ0Q1Q2Q3TCCRPECPVCCD0D1D2D3CEPCETQ0Q1Q2Q3TCCRPECR44CPPEQ0Q1Q2Q30CPFBQ0Q1Q2Q30000000100010000100110000100000010000000110000010000100110000100000PE45（2）移位型计数器）移位型计数器将移位寄存器的各触发器的状态反馈到其串行输入端，将移位寄存器的各触发器的状态反馈到其串行输入端，则移位

26、寄存器常常不需要外信号输入就能（在时钟驱动下）自动则移位寄存器常常不需要外信号输入就能（在时钟驱动下）自动运行，构成一种移位型计数器。运行，构成一种移位型计数器。环形计数器环形计数器将串出信号直接反馈到串入端将串出信号直接反馈到串入端扭环计数器扭环计数器将串出信号取反后再反馈到串入端将串出信号取反后再反馈到串入端分频器分频器将串出信号通过门网络后反馈到串入端将串出信号通过门网络后反馈到串入端置初态置初态Q Q0 0Q Q1 1Q Q2 2Q Q3 3=1000=1000， 环形计数器环形计数器46D DSISI= =Q Q3 3 1000010000100001主计数循环状态图主计数循环状态图

27、Q0Q1Q2Q3将串出信号直接反馈到串入端将串出信号直接反馈到串入端脉冲分配器或节拍脉冲产生器脉冲分配器或节拍脉冲产生器47波形图波形图10000100001000011000CPQ3Q4Q2Q11000010000100001Q0Q1Q2Q3480011110010010110011111011011111000001111101001014 4位环形计数器的非使用状态循环位环形计数器的非使用状态循环491000010000100001110001100011100101011010111001111011110100001111Q0n1Q2nQ3nQ0nQ1n0 00 11 11 00 0

28、0 11 11 00001=Q3nQ2nQ3nQ0nQ1n0 00 11 11 00 00 11 11 0000100010Q0n1=Q0n Q1n Q2n501000000101000010000010010011011011011100011111111110010110101011具有自启动能力的具有自启动能力的4 4位环形计数器电路图位环形计数器电路图状态图状态图Q0Q1Q2Q351 扭环形计数器扭环形计数器将串出信号取反后反馈到串入端将串出信号取反后反馈到串入端00001000110011100001011100111111Q0Q1Q2Q3主循环主循环0101001010010100

29、1011011011011010无效循环无效循环52 分频器分频器将两个相邻的输出通过与非门或或将两个相邻的输出通过与非门或或非门后反馈到串入端非门后反馈到串入端Q0Q1Q2Q300001000110001111110111100110001Q2Q3Q1Q0CP七分频七分频 1D Q0 CP 1D 1D 1D Q1 Q2 Q3 1D Q4 a、电路、电路 扭环形计数器扭环形计数器b、状态表、状态表状态编号状态编号Q4Q3Q2Q1Q0000000100001200011300111401111511111611110711100811000910000c、状态图、状态图 00000 00001

30、000111 00111 10000 01111 11111 11000 11110 11100 Q4Q3Q2Q1Q0 置初态置初态Q3Q2Q1Q0=0001， 53040QQY 011QQY 122QQY 233QQY 344QQY 045QQY 016QQY 127QQY 238QQY 349QQY 状态编号状态编号Q4Q3Q2Q1Q0000000100001200011300111401111511111611110711100811000910000译码电路简单译码电路简单, ,且不会出现竞争冒险且不会出现竞争冒险5455例：电路图如下所示，列出电路的状态转换关系（设初始状态例：电路图

31、如下所示，列出电路的状态转换关系（设初始状态为为0110），写出），写出F的输出序列的输出序列CPCRS0Q0Q1Q2Q3S1DSR74194DSLCREN02G0701234567FMUX156例：例：74161和和74151构成如下电路，试求输出序列构成如下电路，试求输出序列ZEN02G0701234567ZMUXD0D1D2D3CEPCETQ0Q1Q2Q3TCCRPECPVCC11010111例例: : 下图所示电路是可变进制计数器，试分析下图所示电路是可变进制计数器，试分析当控制变量当控制变量A A为为1 1和和0 0时，电路各为几进制计数时，电路各为几进制计数器器? ?58在数字信号

32、的传输和数字系统的测试中，有时需要用到一组在数字信号的传输和数字系统的测试中，有时需要用到一组特定的串行数字信号，通常把这种串行的数字信号叫做序列特定的串行数字信号，通常把这种串行的数字信号叫做序列信号。信号。产生序列信号的电路称为序列信号发生器，可以用移产生序列信号的电路称为序列信号发生器，可以用移位寄存器或计数器实现。位寄存器或计数器实现。(1) 用带反馈电路的移位寄存器来实现用带反馈电路的移位寄存器来实现序列信号的位数为序列信号的位数为m，移位寄存器的位数为，移位寄存器的位数为n：2nm反馈网络反馈网络移位寄存器移位寄存器序列信号发生器序列信号发生器59例：用移位寄存器制作一个序列信号发

33、生器，使之能产生周期性例：用移位寄存器制作一个序列信号发生器，使之能产生周期性序列信号序列信号101100060自启动设计后自启动设计后61(2) 用计数器实现用计数器实现62(3) 用计数器和数据选择器实现用计数器和数据选择器实现序列信号发生器两种方法比较序列信号发生器两种方法比较计数器型计数器型:根据序列信号长度根据序列信号长度M，设计，设计模模M计数器，状态自定计数器，状态自定;按计数器的状态转移关系和按计数器的状态转移关系和序列码的要求设计组合输出电序列码的要求设计组合输出电路路;移位型移位型:根据序列信号长度根据序列信号长度M，确定移存器，确定移存器位数位数n。确定移存器的确定移存器

34、的M个独立状态。个独立状态。根据根据M个状态列出移存器的态序表个状态列出移存器的态序表和反馈函数表，求出反馈函数和反馈函数表，求出反馈函数SR (SL) 。检查自启动性能。检查自启动性能。缺点缺点:设计过程较复杂设计过程较复杂,只能只能产生一个序列。产生一个序列。优点优点:设计过程简单设计过程简单,可同时可同时产生多个序列。产生多个序列。n6.1 时序逻辑电路的基本概念时序逻辑电路的基本概念n6.2 同步时序逻辑电路的分析同步时序逻辑电路的分析n6.3 同步时序逻辑电路的设计同步时序逻辑电路的设计n6.4 异步时序逻辑电路的分析异步时序逻辑电路的分析n6.5 若干典型的时序逻辑集成电路若干典型

35、的时序逻辑集成电路n6.6 简单的时序可编程逻辑器件简单的时序可编程逻辑器件GAL第六章第六章 时序逻辑电路时序逻辑电路646.6 简单的时序可编程逻辑器件简单的时序可编程逻辑器件(GAL)2、输出结构类型太、输出结构类型太多（专用输出、可编程三态门输出、寄存器输出），多（专用输出、可编程三态门输出、寄存器输出），给设计和使用带来不便。给设计和使用带来不便。2、输出端设置了可编程的输出逻辑宏单元（、输出端设置了可编程的输出逻辑宏单元（OLMC）通过编程可将）通过编程可将OLMC设置成不同的工作状态，即一片设置成不同的工作状态，即一片GAL便可实现便可实现PAL 的的多多种种输出工输出工作模式。

36、器件的通用性强；作模式。器件的通用性强； GAL的优点：的优点：1、早期早期采用双采用双极型熔丝工艺，一旦编程后不能修改；极型熔丝工艺，一旦编程后不能修改； PAL的不足：的不足：1、采用电可擦除的、采用电可擦除的E2CMOS工艺可以多次编程；工艺可以多次编程；3、GAL具有加密功能具有加密功能65可编程与阵列可编程与阵列（32X64位）位）1. GAL16V8的电路结构图的电路结构图8个输入个输入缓冲器缓冲器298个反馈个反馈/输入输入缓冲器缓冲器8个三态个三态输出缓冲输出缓冲器器12198个输出逻辑宏单个输出逻辑宏单元元OLMC6.6.1 GAL的结构的结构66GAL的电路结构与的电路结构

37、与PAL类似，由可编程的类似，由可编程的与逻辑阵列与逻辑阵列、固定的固定的或逻辑阵列或逻辑阵列和和输出输出电路组成，但电路组成，但GAL的输出端增设了的输出端增设了可编程的的可编程的的输出逻辑宏单元（输出逻辑宏单元（OLMC）。通过编程可将。通过编程可将OLMC设置为不同的工作状态，可实现设置为不同的工作状态，可实现PAL的所有输出结构，的所有输出结构，产生组合、时序逻辑电路输出。产生组合、时序逻辑电路输出。676.6.2 GAL中的输出逻辑宏单元中的输出逻辑宏单元 D Q Q 输输出出 C OE CLK 输输入入 1. 寄存器寄存器PAL的输出电路的输出电路68反馈触发器反馈触发器状态信息状

38、态信息GAL16V8中的中的OLMC692. 寄存器寄存器PAL基础上改进的基础上改进的GAL数据选择器GAL16V8中的中的OLMC70D触发器8输入或门3. OLMC的电路结构和功能的电路结构和功能乘积项数据选择器乘积项数据选择器(2(2选选1)1)输出数据选择器输出数据选择器(2(2选选1)1)三态数据选择器三态数据选择器(4(4选选1)1)反馈数据选择器反馈数据选择器(4(4选选1)1)4 4个数据选择器：用不同的控制字实现不同的输出电路结构形式个数据选择器：用不同的控制字实现不同的输出电路结构形式7172与其他与其他OLMC共用的变量共用的变量属于该属于该OLMC或来自相邻或来自相邻

39、OLMC的变量的变量可以进行编程可以进行编程 PTMUX：根据：根据AC0和和AC1(n)决定与逻辑阵列的第决定与逻辑阵列的第1乘积项是否作乘积项是否作为或门的一个输入端为或门的一个输入端（1 1）输入电路）输入电路 73第第1 1乘积项乘积项 乘积项选择器乘积项选择器 PTMUX 三态控制选择三态控制选择器器 TSMUX TSMUX：当：当AC0=AC1(n)=1，第，第1乘积项接至输出三态门的使能端乘积项接至输出三态门的使能端74(2) (2) 原变量原变量/ /非变量输出控制电路非变量输出控制电路 通过对通过对XOR(n)编程，控制输出信号为或门的输出，或者或编程，控制输出信号为或门的输

40、出，或者或门输出的非门输出的非AXOR(n)+AXOR(n)OMUX：根据：根据AC0和和AC1(n)决定决定OLMC是组合电路输出还是时是组合电路输出还是时序电路输出序电路输出75(3) (3) 输出电路输出电路输出数据选择输出数据选择器器OMUX)(10nACAC三态数据选择器三态数据选择器 三态数据选择器受三态数据选择器受AC0和和AC1(n)的控制，用于选择输出三态缓冲的控制，用于选择输出三态缓冲器的选通信号。可分别选择器的选通信号。可分别选择VCC、地、地、OE和第和第1乘积项。乘积项。工作工作AC0 AC1(n)TX（输出）（输出）0 1 地电平地电平0 0VCC1 0OE1 1第

41、第1乘积项乘积项工作工作高阻高阻OE=1，工作，工作OE=0，高阻，高阻1，工作，工作0，高阻，高阻三态缓冲器三态缓冲器的工作状态的工作状态76FMUX：根据：根据AC0、AC1(n)和和AC1(m)的不同编码，反馈不同的信号的不同编码，反馈不同的信号77(4) (4) 反馈电路反馈电路反馈数据选择器反馈数据选择器OMUX反馈反馈/输入缓冲器输入缓冲器78例：将编程单元例：将编程单元AC0、AC1(n)编程为编程为 (1) AC0=AC1(n)=1和和(2) AC0=1，AC1(n)=0，画出编程后，画出编程后OLMC的逻辑功能图。的逻辑功能图。0(1) AC0=AC1(n)=101179OLMC配置为组合