第8章 时序逻辑电路-1

1、EXIT第第8 8章时序逻辑电路章时序逻辑电路 EXIT概述概述寄存器和移位寄存器寄存器和移位寄存器计数器计数器时序逻辑电路的时序逻辑电路的分析方法分析方法 本章小结本章小结同步时序逻辑电路的设计同步时序逻辑电路的设计知识体系知识体系EXIT 本章目标本章目标n了解了解异步时序逻辑电路的设计方法、序列信号发异步时序逻辑电路的设计方法、序列信号发生器的原理、计数器和寄存器的生器的原理、计数器和寄存器的VHDLVHDL描述方法；描述方法；n掌握同步、异步时序电路的特点、功能描述和分掌握同步、异步时序电路的特点、功能描述和分析方法；析方法；n掌握用中规模集成计数器实现任意模值计数（分掌握用中规模集成

2、计数器实现任意模值计数（分频）器的方法；频）器的方法；n掌握同步时序逻辑电路的设计方法。掌握同步时序逻辑电路的设计方法。 EXITn 输出方程输出方程 n驱动方程驱动方程n状态方程状态方程n根据逻辑功能不同，时序逻辑电路有根据逻辑功能不同，时序逻辑电路有寄存器寄存器、移位寄、移位寄存器、存器、计数器计数器、顺序脉冲发生器等；、顺序脉冲发生器等；8.1概概 述述( ,)nYF X Q( ,)nWG X Q1( ,)nnQH W QnQ1nQ为时序电路的现态，为时序电路的现态，为次态。为次态。 - 米里型米里型 ()nYF Q 摩尔型摩尔型 EXIT时序逻辑电路的特点时序逻辑电路的特点任何时刻的输

3、出不仅取决于该时刻的输任何时刻的输出不仅取决于该时刻的输入信号，而且与电路原有的状态有关。入信号，而且与电路原有的状态有关。逻辑功能特点：逻辑功能特点：电路结构特点：电路结构特点：由存储电路和组合逻辑电路组成。由存储电路和组合逻辑电路组成。时序逻辑电路的类型时序逻辑电路的类型同步同步时序逻辑电路时序逻辑电路 异步异步时序逻辑电路时序逻辑电路 所有触发器的时钟端连在一起。所有触发器的时钟端连在一起。所有触发器在同一个所有触发器在同一个时钟脉冲时钟脉冲 CP 控制下同步工作。控制下同步工作。时钟脉冲时钟脉冲 CP 只触发部分触发器，其余触发器由电路内只触发部分触发器，其余触发器由电路内部信号触发。

4、因此，触发器部信号触发。因此，触发器不在同一时钟作用下同步工作不在同一时钟作用下同步工作。EXIT主要要求：主要要求： 掌握掌握同步、异同步、异步步时序逻辑电路的时序逻辑电路的分析方法分析方法理解理解时钟方程、驱动方程、输出方程、状态时钟方程、驱动方程、输出方程、状态方程、状态转换真值表、状态转换图和时序方程、状态转换真值表、状态转换图和时序图等概念及求取方法。图等概念及求取方法。8.2时序逻辑电路的分析方法时序逻辑电路的分析方法 EXIT将驱动方程代入相应触发器的特性方程中所得到的方程将驱动方程代入相应触发器的特性方程中所得到的方程 一、同步时序逻辑电路的分析方法一、同步时序逻辑电路的分析方

5、法 基本步骤：基本步骤： 1. 根据给定的电路，写出它的根据给定的电路，写出它的输出方程输出方程和和驱动方程驱动方程，并求，并求 状态方程状态方程。 时序电路的输出逻辑表达式。时序电路的输出逻辑表达式。各触发器输入信号的逻辑表达式。各触发器输入信号的逻辑表达式。 2. 列列状态转换真值表状态转换真值表。 简称状态转换表，是反映电路状态转换的规律与条件的表格。简称状态转换表，是反映电路状态转换的规律与条件的表格。 方法：将电路现态的各种取值代入状态方程和输方法：将电路现态的各种取值代入状态方程和输出方程进行计算，求出相应的次态和输出，从而列出出方程进行计算，求出相应的次态和输出，从而列出状态转换

6、表。状态转换表。 如现态起始值已给定，则从给定值开始计算。如如现态起始值已给定，则从给定值开始计算。如没有给定，则可设定一个现态起始值依次进行计算。没有给定，则可设定一个现态起始值依次进行计算。3. 分析逻辑功能。分析逻辑功能。 根据状态转换真值表来说明电路逻辑功能。根据状态转换真值表来说明电路逻辑功能。 4. 画画状态转换图状态转换图和和时序图时序图。 用圆圈及其内的标注表示电路的所有稳态，用圆圈及其内的标注表示电路的所有稳态，用箭头表示状态转换的方向，箭头旁的标注表示用箭头表示状态转换的方向，箭头旁的标注表示状态转换的条件，从而得到的状态转换示意图。状态转换的条件，从而得到的状态转换示意图

7、。在时钟脉冲在时钟脉冲 CP作用下，各触发器状态变化的波形图。作用下，各触发器状态变化的波形图。 3. 分析逻辑功能。分析逻辑功能。 4. 画画状态转换图状态转换图和和时序图时序图。 一、同步时序逻辑电路的分析方法一、同步时序逻辑电路的分析方法 基本步骤：基本步骤： 1. 根据给定的电路，写出它的根据给定的电路，写出它的输出方程输出方程和和驱动方程驱动方程， 并求并求状态方程状态方程。 2. 列列状态转换真值表状态转换真值表。 同步时序逻辑电路中，由于所有触发器都由同一个时钟脉冲同步时序逻辑电路中，由于所有触发器都由同一个时钟脉冲信号信号CP来触发，它只控制触发器的翻转时刻，而对触发器翻转到来

8、触发，它只控制触发器的翻转时刻，而对触发器翻转到何种状态并无影响，故此，分析同步时序逻辑电路时，可以不考何种状态并无影响，故此，分析同步时序逻辑电路时，可以不考虑时钟条件。虑时钟条件。EXITC11J1KRC11J1KRC11J1KRFF0FF1FF2Q0Q1Q2Q2YCPRD1 1 例例 试分析图示电路的逻辑功能，并画出状态转换图试分析图示电路的逻辑功能，并画出状态转换图和时序图。和时序图。解：这是时钟解：这是时钟 CP 下降沿触发的同步时序电路，下降沿触发的同步时序电路，CPC1C1C1分析时不必考虑时钟信号。分析时不必考虑时钟信号。RDRRR电路工作前加负脉冲清零；工作时应置电路工作前加

9、负脉冲清零；工作时应置 RD = 1。分析如下：分析如下： 分析举例EXITC11J1KRC11J1KRC11J1KRFF0FF1FF2Q0Q1Q2Q2YCPRD1 1Q2nY = Q2n Q0n1J1KQ0n&Q2n1JQ1n1K&Q0nJ2 = Q1n Q0n ，J0 = K0 = 1J1 = K1 = Q2n Q0nK2 = Q0n1J1K1 11. 写方程式写方程式( (1) ) 输出方程输出方程( (2) ) 驱动方程驱动方程Q0n代入代入 J2 = Q1n Q0n ，K2 = Q0nQ0n+1 = J0 Q0n + K0 Q0n = 1 Q0n + 1 Q0n = Q0n Q1n+

10、1 = J1 Q1n + K1 Q1n = Q2n Q0nnQ1 Q2n+1 = J2 Q2n + K2 Q2n = Q1n Q0n Q2n + Q0n Q2n J0K0J1K1J2K2( (3) ) 状态方程状态方程代入代入 J0 = K0 = 1代入代入 J1 = K1 = Q2n Q0nEXIT2. 列状态转换真值表列状态转换真值表设电路初始状态为设电路初始状态为 Q2 Q1 Q0 = 000，则，则0001000YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输出输出次次 态态现现 态态 将现态代入状态方程求次态：将现态代入状态方程求次态： Q0n+1 = Q0n = 0 = 1 Q

11、1n+1 = Q2n Q0n Q1n = 0 0 0 = 0 Q2n+1 = Q1n Q0n Q2n + Q0n Q2n = 0 0 0 + 0 0 = 0 将现态代入输出方程求将现态代入输出方程求 YY = Q2n Q0n = 0 0= 0EXIT2. 列状态转换真值表列状态转换真值表设电路初始状态为设电路初始状态为Q2 Q1 Q0 = 000，则，则将新状态作现态，再计算下一个次态。将新状态作现态，再计算下一个次态。YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输出输出次次 态态现现 态态0001000 Q0n+1 = Q0n = 1 = 0 Q1n+1 = Q2n Q0n Q1n =

12、 0 1 0 = 1 Q2n+1 = Q1n Q0n Q2n + Q0n Q2n = 0 1 0 + 1 0 = 0 1000010 Y = Q2n Q0n = 0 1= 0EXIT 可见：电路在输入第可见：电路在输入第 6 个脉冲个脉冲 CP 时返回时返回原来状态，同时在原来状态，同时在 Y 端输出一个进位脉冲下降端输出一个进位脉冲下降沿。以后再输入脉冲，将重复上述过程。沿。以后再输入脉冲，将重复上述过程。该电路能对该电路能对 CP 脉冲脉冲 进行六进制计数，进行六进制计数，并在并在 Y 端输出脉冲下降沿作为进位输出信号。端输出脉冲下降沿作为进位输出信号。故为六进制计数器。故为六进制计数器。

13、依次类推依次类推2. 列状态转换真值表列状态转换真值表设电路初始状态为设电路初始状态为Q2 Q1 Q0 = 000，则，则3. 逻辑功能说明逻辑功能说明YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输出输出次次 态态现现 态态000100010000101000101010100100011100110010一直计算到状态进入循环为止一直计算到状态进入循环为止CP 脉冲也常称为计数脉冲。脉冲也常称为计数脉冲。EXIT4. 检查自启动检查自启动图示由图示由3位触发器构成的计数器电路应有位触发器构成的计数器电路应有23=8种工作状态，种工作状态，根据状态转移真值表可看出，还有根据状态转移真值表

14、可看出，还有110和和111没有利用，称为没有利用，称为无效状态。无效状态。将无效状态将无效状态110代入状态方程中计算，得代入状态方程中计算，得111；再将；再将111代入状代入状态方程中计算，得态方程中计算，得010。自启动特性：自启动特性：时序逻辑电路如果由于某种原因进入无效状态时序逻辑电路如果由于某种原因进入无效状态工作时，只要继续输入计数脉冲工作时，只要继续输入计数脉冲CP，电路便会自动返回到，电路便会自动返回到有效状态工作的特性，称为计数器的自启动特性有效状态工作的特性，称为计数器的自启动特性可见，图示电路能够自启动可见，图示电路能够自启动EXIT圆圈内表示圆圈内表示 Q2 Q1

15、Q0 的状态；箭头的状态；箭头表示电路状态转换的方向；箭头上方的表示电路状态转换的方向；箭头上方的“ x / y ”中，中，x 表示转换所需的输入变表示转换所需的输入变量取值，量取值，y 表示现态下的输出值。本例表示现态下的输出值。本例中没有输入变量，故中没有输入变量，故 x 处空白。处空白。5. 画状态转换图和时序图画状态转换图和时序图000001010YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输出输出次次 态态现现 态态00010001000010100010101010010001110011001000001000Q2 Q1 Q0 x / y/ 0/ 0011100101/ 0

16、/ 0/ 0/ 1111110/ 1/ 0EXIT5. 画状态转换图画状态转换图(需画出偏离状态需画出偏离状态)和时序图和时序图000001010011100101Q2 Q1 Q0 x / y/ 0/ 0/ 0/ 0/ 0/ 1CP123456 必须画出必须画出一个计数周一个计数周期的波形。期的波形。100Q0Q1Q2000010Y110000000偏离状态不用偏离状态不用画在波形图中画在波形图中111110/ 1/ 0EXIT二、异步时序逻辑电路的分析方法二、异步时序逻辑电路的分析方法异步异步与同步时序电路的根本区别在于前者与同步时序电路的根本区别在于前者不受同一时钟控制不受同一时钟控制，而

17、后者受同一时钟控制。，而后者受同一时钟控制。因此，分析异步时序电路时因此，分析异步时序电路时需写出时钟方程需写出时钟方程，并特别注意各触发器的时钟条件何时满足。并特别注意各触发器的时钟条件何时满足。EXIT分析举例 例例 试分析图示电路的逻辑功能，并画出状态转换图试分析图示电路的逻辑功能，并画出状态转换图 和时序图。和时序图。这是异步时序逻辑电路。分析如下：这是异步时序逻辑电路。分析如下：解：解：C11J1KRC11J1KRC11J1KRFF0FF1FF2Q0Q1Q2YCP1 1RDCPC1C1C1RDRRR FF1 受受 Q0 下降沿触发下降沿触发 FF0 和和 FF2 受受 CP 下降沿触

18、发下降沿触发EXIT1. 写方程式写方程式( (1) ) 时钟方程时钟方程( (3) ) 驱动方程驱动方程( (2) ) 输出方程输出方程( (4) ) 状态方程状态方程C11J1KRC11J1KRC11J1KRFF0FF1FF2Q0Q1Q2YCP1 1RDQ2YCP1 = Q0 FF1 由由 Q0 下降沿触发下降沿触发CP0 = CP2 = CP FF0 和和 FF1 由由 CP 下降沿触发下降沿触发Y = Q2n1 11J1K1 11J1KJ0 = Q2n ，K0 = 1J2 = Q1n Q0n ，K2 = 1J1 = K1 = 1Q2n11K1J&Q1nQ0nEXIT1. 写方程式写方程

19、式( (1) ) 时钟方程时钟方程( (3) ) 驱动方程驱动方程( (2) ) 输出方程输出方程( (4) ) 状态方程状态方程CP1 = Q0 FF1 由由 Q0 下降沿触发下降沿触发CP0 = CP2 = CP FF0 和和 FF1 由由 CP 下降沿触发下降沿触发Y = Q2nJ0 = Q2n ，K0 = 1J2 = Q1n Q0n ，K2 = 1J1 = K1 = 1Q0n+1 = J0 Q0n + K0 Q0n Q1n+1 = J1 Q1n + K1 Q1n Q2n+1 = J2 Q2n + K2 Q2n 代入代入 J1 = K1 = 1代入代入 J2 = Q1n Q0n K2 =

20、 1= Q2n Q0n + 1 Q0n = Q2n Q0n = 1 Q1n + 1 Q1n = Q1n = Q1n Q0n Q2n + 1 Q2n = Q1n Q0n Q2n 代入代入 J0 = Q2n ，K0 = 1Q0n+1 = Q2n Q0n CP 下降沿有效下降沿有效Q1n+1 = Q1n Q0下降沿有效下降沿有效Q2n+1 = Q1n Q0n Q2n CP 下降沿有效下降沿有效EXIT2. 列状态转换真值表列状态转换真值表设初始状态为设初始状态为Q2 Q1 Q0 = 0000100000 Q0n+1 = Q2n Q0n = 0 0 = 1 表示现态条件下能满足的时钟条件表示现态条件下

21、能满足的时钟条件 Y = Q2n = 001 Q2n+1 = Q1n Q0n Q2n = 0 0 0 = 0YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输输 出出次次 态态现现 态态CP2CP0CP1时时 钟钟 脉脉 冲冲CP0 = CP，FF0 满足时钟触发条件。满足时钟触发条件。CP1 = Q0 为上升沿，为上升沿，FF1 不满足时钟触发条件，其状态保持不变。不满足时钟触发条件，其状态保持不变。CP2= CP，FF2 满足时钟触发条件。满足时钟触发条件。EXIT2. 列状态转换真值表列状态转换真值表设初始状态为设初始状态为Q2 Q1 Q0 = 0000100000YQ0n+1Q1n+

22、1Q2n+1Q0nQ1nQ2n输输 出出次次 态态现现 态态CP2CP0CP1时时 钟钟 脉脉 冲冲001010010 Q0n+1 = Q2n Q0n = 0 1 = 0 Q1n+1 = Q1n = 0 = 1 将新状态将新状态“000”作为现作为现态，再计算下一个次态。态，再计算下一个次态。CP1 = Q0 为下降沿，为下降沿，FF1 满足时钟触发条件。满足时钟触发条件。 Q2n+1 = Q1n Q0n Q2n = 0 1 0 = 0 Y = Q2n = 0EXIT2. 列状态转换真值表列状态转换真值表设初始状态为设初始状态为Q2 Q1 Q0 = 0000100000YQ0n+1Q1n+1Q

23、2n+1Q0nQ1nQ2n输输 出出次次 态态现现 态态CP2CP0CP1时时 钟钟 脉脉 冲冲依次依次类推类推电路构成异步五进制计数器，并由电路构成异步五进制计数器，并由 Y 输出进输出进位脉冲信号的下降沿。位脉冲信号的下降沿。3. 逻辑功能说明逻辑功能说明0010100一直计算到电路一直计算到电路状态进入循环为止。状态进入循环为止。100000100011100110010EXIT4. 画状态转换图和时序图画状态转换图和时序图Q2 Q1 Q0 x / y000001010011100/ 0/ 0/ 0/ 0/ 1000010000010001110011001000101000100000

24、YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输输 出出次次 态态现现 态态CP2CP0CP1时时 钟钟 脉脉 冲冲0011110101/ 1/ 1111/ 1EXIT必须画出一个必须画出一个计数周期的波形。计数周期的波形。4. 画状态转换图和时序图画状态转换图和时序图000001010011100Q2 Q1 Q0 x / y/ 0/ 0/ 0/ 0/ 1110010100Q0Q1Q2000000CP12345Y000可见，当计数至第可见，当计数至第 5 个计数脉冲个计数脉冲 CP 时，时， 电路状态进入循环，电路状态进入循环，Y 输出进位脉冲下降沿。输出进位脉冲下降沿。110101/ 1

25、/ 1111/ 1EXIT思考？思考？n分析时序逻辑电路有哪些步骤？异步时序分析时序逻辑电路有哪些步骤？异步时序逻辑电路的分析方法和同步时序逻辑电路逻辑电路的分析方法和同步时序逻辑电路的分析方法主要的区别是什么？为什么？的分析方法主要的区别是什么？为什么？EXIT了解集成移位寄存器的应用。了解集成移位寄存器的应用。主要要求：主要要求：理解寄存器和移位寄存器的作用和工作原理。理解寄存器和移位寄存器的作用和工作原理。 8.3 常用时序逻辑电路常用时序逻辑电路 8.3.1 8.3.1 寄存器和移位寄存器寄存器和移位寄存器EXIT寄存器及其作用寄存器及其作用n数字系统中，用来暂时存放数据，供后续使用；

26、数字系统中，用来暂时存放数据，供后续使用；n移位寄存器：所存放的数码在移位脉冲的作用下移位寄存器：所存放的数码在移位脉冲的作用下，可以根据需要向左或向右移位；，可以根据需要向左或向右移位；n一个触发器存放一位二进制代码，因此，一个一个触发器存放一位二进制代码，因此，一个n位的寄存器和移位寄存器需由位的寄存器和移位寄存器需由n个触发器构成个触发器构成EXIT 下面请看置数演示下面请看置数演示一、寄存器一、寄存器Register，用于存放二进制数码。，用于存放二进制数码。4 位位 寄寄 存存 器器Q0 Q1 Q2Q3 Q0 Q1 Q2 Q3FF0FF1FF2FF3D0CPC1C1C11D1D1D

27、R R R R D1 D2 D3 C11DCR1D1D1D1D 由由D 触发器触发器构成，因此能锁存输入数据。构成，因此能锁存输入数据。D0D1 D2D3RRRR1CR CR 为异步清零端，为异步清零端，当当 CR = 0 时时，各触发器均，各触发器均被被置置 0。寄存器工作时，。寄存器工作时，CR 应为高电平。应为高电平。 D0 D3 称为称为并行数据输入端并行数据输入端，当时钟，当时钟 CP 上升沿上升沿到达时，到达时，D0 D3 被并行置入到被并行置入到 4 个触发器中，使个触发器中，使 Q3 Q2 Q1 Q0 = D3 D2 D1 D0。D0D1 D2D3D0D1 D2D3D0D1 D

28、2D3在在 CR = 1 且且CP上升沿未到达时，各触发器上升沿未到达时，各触发器的状态不变，即寄存的数码保持不变。的状态不变，即寄存的数码保持不变。Q0 Q3 是同时输出的，这种输出方式是同时输出的，这种输出方式称并行输出。称并行输出。Q0 Q1Q2 Q3EXIT各触发器均为各触发器均为 D 功能功能且且并行并行使用。使用。Q0 Q1 Q2Q3 Q0 Q1 Q2 Q3FF0FF1FF2FF3D0CPC1C1C11D1D1D R R R R D1 D2 D3 C11DCR1D1D1D1D 寄存器的结构特点寄存器的结构特点功能：功能：1、置零（清零）功能、置零（清零）功能 2、并行送数功能、并行

29、送数功能 3、保持功能、保持功能EXIT用用VHDL描述的描述的4位寄存器位寄存器 library ieee; use ieee.std_logic_1164.all; entity reg is port(d:in std_logic_vector(3 downto 0); clk:in std_logic; q:out std_logic_vector(3 downto 0); end entity reg; architecture art of reg is begin process(clk) begin if(clkevent and clk=1)then q=d; end if;

30、 end process; end architecture art;EXIT二、移位寄存器二、移位寄存器在控制信号作用下，可实现在控制信号作用下，可实现右移也可实现左移。右移也可实现左移。 双向移位双向移位寄寄 存存 器器单向移位单向移位寄寄 存存 器器 左左 移移寄存器寄存器 右右 移移寄存器寄存器每输入一个移位脉冲，移位寄每输入一个移位脉冲，移位寄存器中的数码依次向右移动存器中的数码依次向右移动 1 位。位。 每输入一个移位脉冲，移位寄每输入一个移位脉冲，移位寄存器中的数码依次向左移动存器中的数码依次向左移动 1 位。位。 Shift register用于存放数码和使数码根据需要向左或向

31、右移位。用于存放数码和使数码根据需要向左或向右移位。EXIT1. 单向移位寄存器的结构与工作原理单向移位寄存器的结构与工作原理右移输入右移输入D0D1D3DID2右移输出右移输出Q11D1D1D1DQ3Q0Q2C1C1C1C1FF1FF0FF2FF3移位脉冲移位脉冲CP右右 移移 位位 寄寄 存存 器器 由由 D 触发器构成。触发器构成。在在 CP 上升沿作用下，上升沿作用下，串行输入数据串行输入数据 DI逐步被移入逐步被移入 FF0 中；同时，数据逐步被右移。中；同时，数据逐步被右移。D0=DI，D1=Q0，D2=Q1，D3= Q2。DI右移输入右移输入D0Q0右移输出右移输出D1D2D3Q

32、1Q2Q31D1D1D1D1. 单向移位寄存器的结构与工作原理单向移位寄存器的结构与工作原理EXIT设串行输入数码设串行输入数码DI= 1011，电路初态为，电路初态为 Q3Q2Q1Q0= 0000。可见，移位寄存器除了能寄存数码外，可见，移位寄存器除了能寄存数码外，还能实现数据的串、并行转换。还能实现数据的串、并行转换。10111401011300100200011100000Q3Q2Q1Q0移位寄存器中的数移位寄存器中的数输入输入数据数据移位移位脉冲脉冲在在 4 个移位脉冲作个移位脉冲作用下，用下，串行输入串行输入的的 4 位位数码数码 1011 全部存入寄全部存入寄存器，并由存器，并由

33、Q3、Q2、Q1 和和 Q0 并行输出并行输出。举例说明工作原理举例说明工作原理EXIT10111401011300100200011100000Q3Q2Q1Q0移位寄存器中的数移位寄存器中的数输入输入数据数据移位移位脉冲脉冲工作原理举例说明工作原理举例说明 再输入再输入 4 个移位脉冲个移位脉冲时，时，串行输入串行输入数据数据 1011将从将从 Q3 端端串行输出串行输出。01100511000610000710111400000801011300100200011100000Q3Q2Q1Q0移位寄存器中的数移位寄存器中的数输入输入数据数据移位移位脉冲脉冲1 从从 Q3 端取出端取出0 从从

34、 Q3 端取出端取出1 从从 Q3 端取出端取出1 从从 Q3 端取出端取出EXIT那么，那么，左移位寄存器又是怎样的呢？左移位寄存器又是怎样的呢？左左 移移 位位 寄寄 存存 器器左移输出左移输出D0D1D3DID2左移输入左移输入Q11D1D1D1DQ3Q0Q2C1C1C1C1FF1FF0FF2FF3CP移位脉冲移位脉冲左移输出左移输出Q0D01DQ1Q2D11DQ3D21D左移输入左移输入D31DDI 移位寄存器结构特点：移位寄存器结构特点： 各触发器均为各触发器均为 D 功能功能且且串联串联使用。使用。EXIT2. 集成双向移位寄存器集成双向移位寄存器CT74LS194CRCRDSLD

35、SRCPCT74LS194Q0Q1Q2Q3M1M0D0D1D2D32. 集成双向移位寄存器集成双向移位寄存器 CT74LS194Q3Q2Q1Q0SRSLM1M0D3D2D1D0移位脉冲移位脉冲输入端输入端右移右移串行数码串行数码输输 入入 端端并行数码输入端并行数码输入端左移左移串行数码输入端串行数码输入端 工作方式控制端工作方式控制端M1 M0 = 00 时，保持功能。时，保持功能。M1 M0 = 01 时，右移功能。时，右移功能。M1 M0 = 10 时，左移功能。时，左移功能。M1 M0 = 11 时，并行置数时，并行置数 功能。功能。并行数据输出端，从高并行数据输出端，从高位到低位依次

36、为位到低位依次为 Q3 Q0。异步置异步置 0 端端低电平有效低电平有效EXITCT74LS194的功能表的功能表d0000保保 持持01左移左移输入输入00Q3Q2Q111左移左移输入输入11Q3Q2Q11011右移右移输入输入0Q2Q1Q000101右移右移输入输入1Q2Q1Q011101并行置数并行置数d3d2d1d0d3d2d1111保保 持持01置零置零00000Q3Q2Q1Q0D3D2D1D0DSRDSLCPM0M1CR说明说明输输 出出输输 入入Q3Q2Q1Q0M1M0DSLDSRCPCRCT74LS194D3D2D1D0CREXITn环形计数器（顺序脉冲发生器）环形计数器（顺序

37、脉冲发生器）顺序脉冲：只在每个循环周期内，在时间上按顺序脉冲：只在每个循环周期内，在时间上按一定顺序排列的脉冲信号一定顺序排列的脉冲信号产生顺序脉冲信号的电路称为顺序脉冲发生器产生顺序脉冲信号的电路称为顺序脉冲发生器在数字系统中，常用来控制某些设备按照事先在数字系统中，常用来控制某些设备按照事先规定的顺序进行计算或操作规定的顺序进行计算或操作缺点：电路状态利用率不高缺点：电路状态利用率不高n扭环形计数器（约翰逊计数器）扭环形计数器（约翰逊计数器）将寄存器的输出以状态取反的方式反馈到移位将寄存器的输出以状态取反的方式反馈到移位输入端，即构成扭环形计数器输入端，即构成扭环形计数器3. 移位寄存器移

38、位寄存器 的应用的应用EXIT3. 3. 移位寄存器的应用移位寄存器的应用用用 74LS194 构成构成顺序脉冲发生器顺序脉冲发生器D0D3D2D1Q3Q2Q1Q0M1M0DSLDSRCPCT74LS194CR1110000CP12345678Q3Q2Q1Q0顺序脉冲顺序脉冲指在指在每个循环周期内，每个循环周期内，在时间上按一定先在时间上按一定先后顺序排列的脉冲后顺序排列的脉冲信号信号。常用之控制常用之控制某些设备按照事先某些设备按照事先规定的顺序进行运规定的顺序进行运算或操作。算或操作。EXIT移位寄存器的应用移位寄存器的应用用用 CT74LS194 构成构成顺序脉冲发生器顺序脉冲发生器D0

39、D3D2D1Q3Q2Q1Q0M1M0DSLDSRCPCT74LS194CR1110000CP12345678Q3Q2Q1Q0 利用并行置数功能将利用并行置数功能将电路初态置为电路初态置为Q3Q2Q1Q0 = D3D2D1D0 = 1000电路执行左移功能电路执行左移功能来一个来一个 CP 脉冲，各脉冲，各位左移一次，即位左移一次，即 Q0Q1 Q2 Q3。左移输入信。左移输入信号号 DSL 由由 Q0 提供，因此提供，因此能实现循环左移。能实现循环左移。从从 Q3 Q0 依次输出依次输出顺序脉冲。顺序脉冲宽顺序脉冲。顺序脉冲宽度为一个度为一个 CP 周期。周期。EXIT用用 CT74LS194

40、 构成构成扭环形计数器扭环形计数器74LS194构成的七进制扭环形计数器构成的七进制扭环形计数器CPQ0Q1Q2Q311000211003111041111501116001170001也是一个也是一个7分频器，从任意分频器，从任意Q端输出端输出EXIT用用 CT74LS194 构成构成扭环形计数器扭环形计数器74LS194构成的六进制扭环形计数器构成的六进制扭环形计数器CPQ0Q1Q2Q3110002110031110401115001160001也是一个也是一个6分频器，从任意分频器，从任意Q端输出端输出EXIT应用实例应用实例2在道路的交叉路口一般设置了在道路的交叉路口一般设置了红红、黄

41、黄、绿绿三色交通信号灯，红灯亮禁止通三色交通信号灯，红灯亮禁止通行，绿灯亮允许通行，黄灯亮则给行驶中的车辆有时间停靠在禁止线之外。行，绿灯亮允许通行，黄灯亮则给行驶中的车辆有时间停靠在禁止线之外。试设计一交通灯控制电路，要求在一个循环周期内红、黄、绿三色灯依次试设计一交通灯控制电路，要求在一个循环周期内红、黄、绿三色灯依次点亮点亮2424s s、4 4s s、2020s s。要求电路由。要求电路由74LS19474LS194及门电路实现。及门电路实现。如调整如调整CPCP周期为周期为 4 4 秒，秒，考虑用两片考虑用两片74LS19474LS194接成一个接成一个模模1212（6+1+56+1

42、+5）的扭环形计数器，的扭环形计数器，模模12扭环计数器状态表扭环计数器状态表 10YQ201YQ Q301YQ Q红灯红灯黄灯黄灯绿灯绿灯EXIT用移位寄存器实现的交通灯状态控制器参考电路用移位寄存器实现的交通灯状态控制器参考电路10YQ201YQ Q301YQ Q红灯红灯黄灯黄灯绿灯绿灯EXIT主要要求：主要要求： 理解计数器的分类，理解计数器的分类，理解计数器的计数规律。理解计数器的计数规律。理解理解常用集成二进制和十进制计数器常用集成二进制和十进制计数器的功能的功能及其应用。及其应用。 掌握二进制计数器的组成和工作原理。掌握二进制计数器的组成和工作原理。 掌握掌握利用集成计数器构成利用

43、集成计数器构成 N 进制计数器进制计数器的方法。的方法。 8.3.2 计数器计数器 EXIT计数器的作用与分类计数器的作用与分类 计数器计数器( (Counter) )用于计算输入脉冲个数，还常用于用于计算输入脉冲个数，还常用于分频、定时及数字运算等。分频、定时及数字运算等。 计数器累计输入脉冲的最大数目称为计数器的计数器累计输入脉冲的最大数目称为计数器的“模模”，用用M表示。如表示。如M=10，又称为，又称为10进制计数器，它实际上就进制计数器，它实际上就是计数器的有效循环状态数，又称是计数器的有效循环状态数，又称计数容量计数容量或或计数长度计数长度。 计数器分类如下：计数器分类如下： 按时

44、钟控制方式不同分按时钟控制方式不同分 异步计数器异步计数器 同步计数器同步计数器 同步计数器比异步计数器的速度快得多。同步计数器比异步计数器的速度快得多。EXIT按计数增减分按计数增减分加法计数器加法计数器 减法计数器减法计数器 加加 / / 减计数器减计数器( (又称可逆计数器又称可逆计数器) ) 对计数脉冲作对计数脉冲作递增计数的电路。递增计数的电路。 对计数脉冲作对计数脉冲作递减计数的电路。递减计数的电路。 在加在加 / / 减控制信减控制信号作用下，可递增也号作用下，可递增也可递减计数的电路。可递减计数的电路。 按计数进制分按计数进制分按二进制数运按二进制数运算规律进行计算规律进行计数

45、的电路数的电路 按十进制数运按十进制数运算规律进行计算规律进行计数的电路数的电路 二进制计数器二进制计数器 十进制计数器十进制计数器 任意进制计数器任意进制计数器( (又称又称 N 进制计数器进制计数器) )二进制和十二进制和十进制以外的进制以外的计数器计数器 EXIT计数器的计数规律Q0Q1Q2计计 数数 器器 状状 态态计数顺序计数顺序000811170116101500141103010210010000二进制加法计数器二进制加法计数器计数规律举例计数规律举例二进制减法计数器二进制减法计数器计数规律举例计数规律举例“000 1”不够减，需向相邻高位借不够减，需向相邻高位借“1”，借借“1

46、”后作运算后作运算“1000 1 = 111”。Q0Q1Q2计计 数数 状状 态态计数顺序计数顺序000810070106110500141013011211110000EXIT8421 码十进制加法计数器码十进制加法计数器计数规律计数规律Q0Q1Q2Q3计计 数数 器器 状状 态态计数顺序计数顺序10019000181110701106101050010411003010021000100001000000EXIT计数的最大数目称为计数器的计数的最大数目称为计数器的“模模”，用，用 M 表示。表示。模也称为计数长度或计数容量。模也称为计数长度或计数容量。 N 进制进制计数器计数器计数规计数规

47、律举例律举例具有具有 5 个独个独立的状态，计满立的状态，计满 5 个计数脉冲后，个计数脉冲后，电路状态自动进电路状态自动进入循环。故为入循环。故为五五进制计数器。进制计数器。 五进制计数器五进制计数器也称模也称模 5 计数器；计数器；十进制计数器则十进制计数器则为模为模 10 计数器；计数器；3 位二进制计数器为模位二进制计数器为模 8 计数器。计数器。 n 个触发器有个触发器有 2n 种输出，最多可实现模种输出，最多可实现模 2n 计数。计数。 Q0Q1Q2计计 数数 状状 态态计数顺序计数顺序000500141103010210010000EXIT ( (一一) ) SSI 同步二进制计

48、数器同步二进制计数器 1.1. 同步同步二进制二进制加法计数器加法计数器的构成方法：的构成方法：将触发器将触发器接成接成 T T 触触发器发器；各触发器都用计数脉冲；各触发器都用计数脉冲 CP 触发，触发，最低位触发器最低位触发器 的的T 输入输入为为 1，其他触发器的其他触发器的 T T 输入为其低位各触发器输出信号相与输入为其低位各触发器输出信号相与。一、同步计数器一、同步计数器 CO = Q3n Q2n Q1n Q0n进位输出信号进位输出信号FF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11 1CPRDCOFF01J1K1 1FF11J1K

49、Q0nFF21J1KQ0nQ1n&FF31J1KQ0nQ2n&Q1nQ0Q1Q2Q3CO&RDRRRR计数开始前先清零计数开始前先清零CPC1C1C1C1 各触发器都用各触发器都用 CP 触发触发EXITCO = Q3n Q2n Q1n Q0n，因此，因此，CO在计数至在计数至“15”时时 跃变为高电平，在计至跃变为高电平，在计至“16”时输出进位信号的下降沿。时输出进位信号的下降沿。0100000000000000000000COQ0Q1Q2Q3 输输 出出计计 数数 器器 状状 态态计计 数数顺顺 序序16015114013112011110091807160514020311101100

50、1100110011001111000011110000111111110000000 4 位二进制加法计数器态序表位二进制加法计数器态序表 EXIT同步计数器为什么要那样构成呢？同步计数器为什么要那样构成呢？ 通过分析同步二进制加法计数通过分析同步二进制加法计数规律就可明白。规律就可明白。 因此，应将触发因此，应将触发器器接成接成 T 触发器触发器；并并接成接成 T0 = 1， T1 = Q0n ， T2 = Q1n Q0n ， T3 = Q2n Q1n Q0n 。即：即：最低位触发器最低位触发器 T 输入输入为为 1，其他触发器其他触发器 T 输入为其低位输出的输入为其低位输出的“与与”信

51、号。信号。这样，这样，各触发器当其低位输各触发器当其低位输出信号均为出信号均为 1 时，来时，来一个时钟就翻转一次，一个时钟就翻转一次，否则状态不变。否则状态不变。00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3计计 数数 器器 状状 态态计数顺序计数顺序根据态序表分析同步二进制加法计数规律根据态序表分析同步二进制加法计数规律（通过状态转换来分析）（通过状态转换来分析）Q0来一个时钟就来一个时钟就翻转一次。翻转一次。00001611111501

52、111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3计计 数数 器器 状状 态态计数顺序计数顺序Q1在其低位在其低位Q0输出为输出为 1 时，时，来一个来一个时钟就翻转一次，否时钟就翻转一次，否则状态不变。则状态不变。00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3计计 数数 器器 状状 态态计数顺序计数顺序1100Q2在其低

53、位在其低位Q0和和Q1均为均为 1 时，时，来来一个时钟翻转一次，一个时钟翻转一次，否则状态不变。否则状态不变。00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3计计 数数 器器 状状 态态计数顺序计数顺序10Q3在其低位在其低位Q0 、Q1和和Q2均为均为 1 时，时，来一个时钟翻转一次，来一个时钟翻转一次，否则状态不变。否则状态不变。EXIT同步同步2. 2. 同步二进制减法计数器同步二进制减法计数器000016100015010014110

54、01300101210101101101011109000181001701016110150011410113011121111100000Q0Q1Q2Q3计计 数数 器器 状状 态态计数顺序计数顺序将触发器接成将触发器接成 T 触发器，并使触发器，并使 T0 = 1，Ti = Qi-1n Qi-2n Q0n，则可构成同步二进制则可构成同步二进制减法计数器。（减法计数器。（即直接改变输出端接法即直接改变输出端接法即可）即可）EXIT二进制二进制3. 同步二进制加减法计数器（可逆计数器）同步二进制加减法计数器（可逆计数器） 实现加实现加/ /减计数器的关键是控制电路在加减计数器的关键是控制电路

55、在加/ /减计数控制信号减计数控制信号作用下，能将作用下，能将Q Q端或端或/Q /Q 端的输出信号加到相邻高位端的输出信号加到相邻高位T T触发器的触发器的T T输入端上。输入端上。当当M=1时，时，T0=1，T1=Q0,T2=Q1Q0,电路进行加计数电路进行加计数当当M=0时，时，T0=1，T1=/Q0,T2=/Q1/Q0,电路进行减计数电路进行减计数EXIT 前面介绍的同步计数器是组成中规模集成计数器的基础。前面介绍的同步计数器是组成中规模集成计数器的基础。中规模集成计数器产品种类多、品种全、通用性强，应用广中规模集成计数器产品种类多、品种全、通用性强，应用广泛。也分同步和异步计数器两大

56、类。泛。也分同步和异步计数器两大类。 下面选取几个典型器件进行介绍：下面选取几个典型器件进行介绍： ( (三三) ) 集成集成 同步计数器（中规模）同步计数器（中规模） EXITCT74LS161和和CT74LS16374LS161CPQ0Q1Q2Q3COD074LS161 和和 74LS163 逻辑功能示意图逻辑功能示意图74LS163CTTCTPCRLDD1D2D3CR LD计数状态输出端计数状态输出端,从高位到低位依次为从高位到低位依次为 Q3、Q2、Q1、Q0。进位输出端进位输出端置数数据输入端，置数数据输入端，为并行数据输入。为并行数据输入。计数脉冲计数脉冲输入端，上升输入端，上升沿

57、触发。沿触发。计数控制端，计数控制端，高电平有效。高电平有效。CR 为清为清 0 控制端，控制端，低电平有效。低电平有效。LD 为同步为同步置数置数控控制端，低电平有效。制端，低电平有效。1、集成同步二进制计数器、集成同步二进制计数器实实物物图图片片 (1) 集成同步二进制计数器集成同步二进制计数器 74LS161 和和 74LS163EXITCT74LS161的功能表的功能表 CO = CTTQ3Q2Q1Q0 CO = Q3 Q2 Q1 Q0 CO = CTTQ3Q2Q1Q0 异步置异步置 00保保 持持011保保 持持011计计 数数1111d0d1d2d3d0d1d2d301000000

58、COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR 说说 明明 输输 出出输输 入入d0d1d2d3d0d1d2d301 当当 CR = 1、LD = 0 ，在，在 CP 上升沿上升沿到来时，并行输入的数到来时，并行输入的数据据 d3 d0 被置入被置入计数器。计数器。00 当当 CR = LD = 1，且，且 CTT 和和CTP 中有中有 0 时，时，状态保持状态保持不变。不变。00000 CR = 0 时，不论有无时，不论有无CP 和和其他信号输入，计数器被其他信号输入，计数器被置置 0。 当当 CR = LD = CTT = CTP = 1 时，在计数脉冲的上升沿进行时，在计数

59、脉冲的上升沿进行 4 位位二进制加法计数二进制加法计数。CO 在在计数至计数至“1111”时出高电平，在产生时出高电平，在产生进进位时输出下降沿位时输出下降沿。74LS161 的主要功能：的主要功能： ( (1) )异步清异步清 0 功能功能( (CR 低电平有效低电平有效) ) ( (2) )同步置数同步置数功能功能( (LD 低电平有效低电平有效) ) ( (3) )计数计数功能功能( (LR = LD = CTT = CTP = 1) ) ( (4) )保持保持功能功能( (LR = LD = 1 ，CTT 和和 CTP 中有中有 0) )74LS161 的功能表的功能表 CO = CT

60、TQ3Q2Q1Q0 CO = Q3 Q2 Q1 Q0 CO = CTTQ3Q2Q1Q0 异步清异步清 00保保 持持011保保 持持011计计 数数1111d0d1d2d3d0d1d2d301000000COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR 说说 明明 输输 出出输输 入入EXIT74LS161 与与 74LS163 的功能比较的功能比较 CO = CTTQ3Q2Q1Q0 CO = Q3 Q2 Q1 Q0 CO = CTTQ3Q2Q1Q0 同同步清步清 00保保 持持011保保 持持011计计 数数1111d0d1d2d3d0d1d2d301000000COQ0Q1Q2