第四章半导体存储器1of2

1、 1 4.1概述? 2 34.1概述一、存储器的分类1按存储器介质分 只要有两个稳态分别表示0/1 电路 磁 其他 42按和CPU的联系分 内存：直接挂在CPU总线或计算机系统总线上， CPU用访问存储器的指令进行读写。 速度快、量小、一般用半导体存储器。 外存：经过I0接口挂在计算机系统总线上， CPU用I / 0指令进行读写。 速度慢、量大、如磁光盘。 CPU通过内存缓冲区来和外存交换数据。 5 6 二、半导体存储器分类 1. 只读存储器（ROM）掩膜型：器件制造时写入内容。熔丝型（PROM可编程）：用户写一次。光可擦型(EPROM可擦可编程): 用紫外光擦后再重写。电可擦型(E2PROM

2、): 可单字节在线擦写。闪速存储器(Flash Memory-P208): 电擦写方式。 7静态(SRAM):内容不易逝、速度高、价贵。动态(DRAM):内容易逝、慢、价廉。 8、容量：芯片容量以位（bit）为单位， 一般表示为：组数位数。例如6116芯片的容量为：2k 8b = 16kb11位地址 8位数据 芯片容量 9、 速度读取时间：存储器从收到有效地址到 输出数据稳定。写入时间：从地址信号、写信号有效 到存储器锁存数据。存取速度：取决于二者中较大者。 10bit记忆体R/ W数据选中控制数据：接数据总线，双向R/W：接控制总线，“1”读、“0”写选中控制：多个记忆体中选1个，用地址选择

3、 11集成度低，但速度快，价格高，常用做Cache。 T0和和T1组成一个组成一个双稳态双稳态触发器触发器，用于保存数据。，用于保存数据。T4和和T5为负载管。为负载管。 如如A点为数据点为数据D，则，则B点点为数据为数据 D。T0T1ABT4T5+5VT2T3 行选择行选择线有效（高电线有效（高电 平）平）时，时，A 、B处的数据信处的数据信息通过门控管息通过门控管T2和和T3送送至至C、D点。点。行选择线行选择线D D列选择线列选择线T6T7DD 列选择列选择线有效（高电线有效（高电 平）平）时，时，C 、D处的数据信处的数据信息通过门控管息通过门控管T6和和T7送送至芯片的数据引脚至芯片

4、的数据引脚I/O。DC 12集成度高，但速度较慢，价格低，一般用作主存。行选择线行选择线T1B存储存储电容电容CA列选列选择线择线T2I/O电容上存有电荷时，表示存储电容上存有电荷时，表示存储数据数据A为逻辑为逻辑1；行选择线有效时，数据通过行选择线有效时，数据通过T1送至送至B处；处；列选择线有效时，数据通过列选择线有效时，数据通过T2送至芯片的数据引脚送至芯片的数据引脚I/O；为防止存储电容为防止存储电容C放电导致数放电导致数据丢失，必须定时进行刷新据丢失，必须定时进行刷新(读出电容读出电容C的电位经放大后回的电位经放大后回充充)；动态刷新时行选择线有效，而动态刷新时行选择线有效，而列选择

5、线无效。（刷新是逐行列选择线无效。（刷新是逐行进行的。）进行的。）刷新放大器刷新放大器 13地址译码器：地址译码器： 接收来自接收来自CPUCPU的的n n位地址，经译码后产生位地址，经译码后产生2 2n n个地址选择信个地址选择信号，实现对片内存储单元的选址。号，实现对片内存储单元的选址。地址译码器存储矩阵数据缓冲器012n-101m控制逻辑CSR/Wn位地址m位数据存储芯片组成示意图存储芯片组成示意图 14控制逻辑电路： 接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号，控制数据的读出和写入。数据缓冲器： 寄存来自CPU的写入数据或从存储体内读出的数据。存储体： 存储体是

6、存储芯片的主体，由基本存储元按照一定的排列规律构成。 15存储芯片存储芯片存储模块存储模块存储体存储体 进行进行位扩展位扩展 以实现按字节编以实现按字节编址的结构址的结构 进行进行字扩展字扩展 以满足总容量以满足总容量的要求的要求位扩展位扩展:因每个字的位数不够而扩展数据输出线的数目；字扩展字扩展：因总的字数不够而扩展地址输入线的数目，所以也称为地址扩展； 16bit7R/ W双向数据线双向数据线选中控制选中控制bit1bit0DB7DB1DB0位扩展位扩展多位记忆体构成一组，每位接单独数据线，多位记忆体构成一组，每位接单独数据线，每次选中一组各位同时进行读写操作。每次选中一组各位同时进行读写

7、操作。每组占用一个地址每组占用一个地址(以字节为单位的地址以字节为单位的地址)。 1764K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/OD0D7用用64K1bit的芯片扩展实现的芯片扩展实现64KB存储器存储器位扩展时，模块中所有芯片的位扩展时，模块中所有芯片的地址线和控制线互连地址线和控制线互连形成整个模块形成整个模块的地址线和控制线，而各芯片的的地址线和控制线，而各芯片的数据线并列（位线扩展）数据线并列（位线扩展）形成整形成整个模块的数据线（个模块的数据线（8bit宽度）。宽度）。 A0 A15R/WCS等效为等

8、效为64K*8A0 A15D0 D7R/WCS位扩展位扩展 18n位地址线可以寻址位地址线可以寻址2n 个地址，管理个地址，管理2n 字节字节字扩展字扩展字节字节nR/ W字节字节1字节字节0地址地址n地址地址1地址地址0 地址译码地址译码数据总线数据总线地址总线地址总线ABDB片选片选CS 19用用8K8bit的芯片扩展实现的芯片扩展实现64KB存储器存储器D0 D764K*1D0764K*1D0764K*1D0764K*1D0764K*1D0764K*1D0764K*1D07CS1 CS1 8K*8D07CS 3-8译译码码器器Y0Y1Y7A13 A14 A15 进行字扩展时，模块中所有芯

9、片的进行字扩展时，模块中所有芯片的低位低位地址线、控制线和数据地址线、控制线和数据线互连线互连形成整个模块的低位地址线、控制线和数据线形成整个模块的低位地址线、控制线和数据线 ， CPU的的高位地址线高位地址线（扩展的字线）被用来译码以形成对各个芯片的选择（扩展的字线）被用来译码以形成对各个芯片的选择线线 片选线片选线 。 A0 A12R/W64K*8A0 A15D0 D7R/WCS等效为等效为 20用16K4bit的芯片扩展实现64KB存储器16K*416K*4D0 D3D4 D716K*416K*416K*416K*416K*416K*4 首先对首先对芯片芯片分组进分组进行位扩展行位扩展，

10、以实现按字以实现按字节编址；节编址； 其次设其次设计芯片组的计芯片组的片选进行字片选进行字扩展扩展，以满，以满足容量要求；足容量要求；64K*8A0 A15D0 D7R/WCS等效为等效为A0 A13R/W24译码器译码器A15A14CS 21计算机的存储器系统以字节(Byte)为单位,1B8b1KB=210B1MB=220B1GB=230B每字节占用1个存储器地址n(n)和(n+1)合起来存1个字(n)(n+3)合起来存1个双字地址nn+1n+2n+3 内容8bit8bit8bit8bit 首地址n即这个字,双字的地址 22更大的存储空间需要多片存储器芯片共同更大的存储空间需要多片存储器芯片

11、共同组成，组成，CPU每次从多片中选择每次从多片中选择1片访问。片访问。芯片芯片nR/ W芯片芯片1芯片芯片0片选片选CSn片选片选CS1片选片选CS0 存储器地址译码存储器地址译码地址总线地址总线AB数据总线数据总线DB控制信号控制信号 23一、静态RAM例如6116特点：n条地址可寻址2n组 m条数据线对应每组内有m位 24 n条地址可寻址条地址可寻址2n组组 m条数据线对应每组内有条数据线对应每组内有m位位 25特点：行列地址分时复用地址引脚, 故芯片n条地址引脚可得22组地址 26 27控制线WE、CAS、RAS WE为读写数据允许，低电平输入时写有效； 高电平输入时读有效； CAS为

12、行地址选通，低电平输入有效； RAS为列地址选通，低电平输入有效。 电源线 Vcc、Vss 2164ADRAM芯片的供电电压为5V 28 292164ADRAM的读写时序 304.3 ROM电路电路掩模型ROM 可编程型PROM 光擦除型EPROM 电擦除型EEPROM 313. EPROM3. EPROM光擦除型光擦除型 由浮栅雪崩注入的由浮栅雪崩注入的FAMOS器件构成器件构成。用户可以多次编程。用户可以多次编程。编程加写脉冲后，某些存储单元的编程加写脉冲后，某些存储单元的PNPN结表面形成浮动栅，阻结表面形成浮动栅，阻挡通路，实现信息写入。挡通路，实现信息写入。用紫外线照射可驱散浮动栅，原有用紫外线照射可驱散浮动栅，原有信息全部擦除，便可再次改写信息全部擦除，便可再次改写。 32 4. 4. 电擦除型电擦除型EEPROMEEPROM 既可全片擦除也可字节擦除，可在既可全片擦除也可字节擦除，可在线擦除信息，又能失电保存信息，具线擦除信息，又能失电保存信息，具备备RAMRAM、RO