数字电子技术：ch05-3锁存器和触发器

1、5.4 触发器的电路结构和工作原理5.4.1 主从触发器(D型，S-R型，J-K型）5.4.2 维持阻塞触发器（D型）*5.4.3 利用传输延时的触发器（J-K型，S-R型）5.4.4 触发器的动态特性5.4 触发器的电路结构和工作原理1. 锁存器与触发器锁存器在E的高(低)电平期间对信号敏感触发器在CP的上升沿(下降沿)对信号敏感在VerilogHDL中对锁存器与触发器的描述语句是不同的5.4 触发器的电路结构和工作原理主锁存器与从锁存器结构相同1. 电路结构5.4.1 主从型触发器TG1和TG4的工作状态相同TG2和TG3的工作状态相同D 主从型触发器D 锁存器D 锁存器001100110

2、1001102. 由传输门组成的CMOS边沿D触发器 工作原理：TG1导通，TG2断开输入信号D 送入主锁存器。TG3断开，TG4导通从锁存器维持在原来的状态不变。 (1) CP=0时: =1，C=0，Q跟随D端的状态变化，使Q=D。 0=0=10101D工作原理：(2) CP由0跳变到1 : =0，C=1，触发器的状态仅仅取决于CP信号上升沿到达前瞬间的D信号 TG3导通，TG4断开从锁存器Q的信号送Q端。TG1断开，TG2导通输入信号D 不能送入主锁存器。主锁存器维持原态不变。 11100D=1=01。 2. 典型集成电路 74HC74 中D触发器的逻辑图5.4 触发器的电路结构和工作原理

3、 74HC/HCT74的功能表LHHHHLHHQn+1DCPHHLLHLLHLHHLQDCP输 出输 入74HC/HCT74的逻辑符号和功能表具有直接置1、直接置0，正边沿触发的D功能触发器国标逻辑符号DDDDDDDDPP表示为上升沿到来之前的电平CP的上升沿有效举例D 触发器00D 触发器0021345678 CP D11100000100 CP 21345678 11D110000005.4.2 维持阻塞触型D触发器1. 电路结构与工作原理（内部结构由S-R锁存器构成） 置0维持线响应输入D和CP信号根据 确定触发器的状态 4 CP = 0 2、工作原理 Qn+1=QnD 信号进入触发器,

4、为状态刷新作好准备Q1 = DQ4= DD信号存于Q45.4.2 维持阻塞触型D触发器Q4=当CP 由0 跳变为1在CP脉冲的上升沿，触法器按此前的D信号刷新4 0110101010014 G1 CP Y1 G2 G3 G5 G4 Y4 D G6 QQS R SD RD 2. 典型集成电路-74LS74 11225.5.1 D 触发器 5.5 触发器的逻辑功能5.5.2 JK 触发器 5.5.3 SR 触发器 5.5.4 D 触发器功能的转换 5.5.2 T 触发器 5.5 触发器的逻辑功能不同逻辑功能的触发器国际逻辑符号D 触发器JK 触发器T 触发器SR 触发器5.5.1 D 触发器 1.

5、 特性功能表 DQnQn+10000101011112. 特性方程Qn+1 = D 3. 状态图D 触发器符号 QnQn+1D000011100111状态转换表2.特性方程的导出5.5.2 JK 触发器 JK 触发器符号 翻 转10011111 置 111010011 置 000011100状态不变01010000 说 明Qn+1QnKJ1.特性表 3.状态转换图5.5.2 JK 触发器 翻 转10011111 置 111010011 置 000011100状态不变01010000 说 明Qn+1QnKJ1.特性表 110011101000J状态转换表K 状态图 例5.5.1 设下降沿触发的J

6、K触发器时钟脉冲和J、K信号的波形如图所示试画出输出端Q的波形。设触发器的初始状态为0。1111111110000000000翻转翻转置“0”置“1”置“0”保持2 特性方程1 特性功能表4 逻辑符号 5.5.3 T触发器（J-K触发器的特例） 它是J-K触发器的特例即 J = K = T 时011101110000T功能保持翻转3 状态转换图110011101000T状态转换表011101110000T 特性功能表5.5.3 T触发器（J-K触发器的特例） 4. T触发器（T 触发器的特例）国际逻辑符号 特性方程时钟脉冲每作用一次，触发器翻转一次。 当 T = 1 时5.5.3 T触发器（J

7、-K触发器的特例） 5.5.4 S-R 触发器 1. 特性表 SR Qn Qn+100 0000110100011010011011110111 功能保持置“ 0 ”置“ 1”不确定SR 触发器2) 特征方程 1101010000001111110001100001111000001111000111功能表卡诺图(R,S不能同时为1）特征方程5.5.4 S-R 触发器 3. 状态图5.5.4 S-R 触发器 10000110100101状态表SR Qn Qn+100 0000110100011010011011110111功能保持置“ 0 ”置“ 1”不确定1. 特性表 5.5.5 D触发器功

8、能的转换 D 触发器构成 J K 触发器(用适当的门）组合电路DKJQn+1 = D 2. D 触发器构成 T 触发器Qn+1 = D 组合电路DT = T 5.5.5 D触发器功能的转换3. D 触发器构成 T 触发器Qn+1 = D CPQ二分频上升沿有效T国际逻辑符号 5.5.5 D触发器功能的转换J - K 触发器转换为 D 触发器Qn+1 = D D 触发器D单次脉冲 CP锁存器和触发器都是具有存储功能的逻辑电路，是构成时序电路的基本逻辑单元。每个锁存器或触发器都能存储1位二值信息。 锁存器是对脉冲电平敏感的电路，它们在一定电平作用下改变状态。触发器是对时钟脉冲边沿敏感的电路，它们在时钟脉冲的上升沿或下降沿作用下改变状态。触发器按逻辑功能分类有D触发器、JK触发器、T（T）触发器和SR触发器。它们的功能可用特性表、特性方程和状态图来描述。触发器的电路结构与逻辑功能没有必然联系。小 结举例111121345678 CP CP 21345678 00CPJ = 1 K = 10001111翻转001翻转=nQD0+=nnQQ010 21345678 CP11