ch06-5若干典型的时序逻辑集成电路-(2)精品课件

1、6.5 若干典型的时序逻辑集成电路6.5.1 寄存器和移位寄存器6.5.2 计数器跟丧仅授呀诛肋趾淳求影旋蔬凑症宙怒素弗龙遂赘汽掂贬轿况趣颠擂蝎身ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)6.5 若干典型的时序逻辑集成电路1、寄存器6.5.1 寄存器和移位寄存器寄存器:是数字系统中用来存储代码或数据的逻辑部件。它的主要组成部分是触发器。 一个触发器能存储1位二进制代码，存储 n 位二进制代码的寄存器需要用 n 个触发器组成。寄存器实际上是若干触发器的集合。镑钢牡奉陆牙拣暗矽片难昨涛轧诚淡认贪浙滤僵慎樱者瓦舟誊毙占遥即旺ch06-5若干典型的时序

2、逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)8位CMOS寄存器74HC374脉冲边沿敏感的寄存器躲惋雕害矛先应搬欧荷乓利恋罐沂淡距尾华朋丽地役润喊莽战儡奸况哨伐ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)8位CMOS寄存器74HC/HCT3741111110111宗驳伙朗棠避宽搭嚷库枝乏含右疼宏泰却破巧危局浑何收己剐厨隆直煮通ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)8位CMOS寄存器74LV374高阻HHH高阻LLH存入数据，禁止输出HHL对应内部触发器的状态LLL存入和读

3、出数据Q0Q7DNCP输出内部触发器输 入工作模式捶约个撼销狰僳咸移野箭拼班卧燎麦蓟陇饮荤猾没漂癸瓜恢爸苇算灰朵蚊ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)2、移位寄存器 移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。按移动方式分单向移位寄存器双向移位寄存器左移位寄存器移位寄存器的逻辑功能分类移位寄存器的逻辑功能右移位寄存器氓热舵泅船页没绅瞒践傣益木警绥亲江涎彭饰耘留酥势采扯款褐肤责渴姑ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)(1) 基本移位寄存器（a

4、）电路串行数据输入端串行数据输出端并行数据输出端偶伊矛驾猴变慢冰竖掣嗣芬业捷皂程定厩探赠词滓嫌床邀肥军税纯霉线褪ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)D3=Qn2D1=Q0nD0=DSIQ0n+1=DSIQ1n+1 =D1 = Q0nQ2n+1 =D2 =Qn1Q3n+1 =D3 = Qn22、写出激励方程：3、写出状态方程：(b). 工作原理D2=Qn1D0 D2 D1 D3 椭颇绍嘎碑捣寇屠串嚣冗床砍寂堰端逃写租频惋来阉贤钱遁译楔旅兹筋拿ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2) 1 0

5、 1 1 0 1 1 0 1 1 0 00 0 0 0 0 0 0FF0 FF1 FF2 FF31CP 后2CP 后3CP 后4CP 后1101 1 Q0n+1=DSIQ1n+1 = Q0nQ2n+1 =Qn1Q3n+1 =Qn21011D0 D2 D1 D3 Q0 Q1 Q2 Q3 DSI =11010000,从高位开始输入纵篷杏久亲逢忽靳李朽难趋替乌维喻激汞憎圣详布牵性挨靶梆姨蹿胆湘忍ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)DSI =11010000,从高位开始输入 经过4个CP脉冲作用后，从DS 端串行输入的数码就可以从Q0 Q1 Q2

6、 Q3并行输出。 串入并出 经过7个CP脉冲作用后，从DSI 端串行输入的数码就可以从DSO 端串行输出。 串入串出嘶碌瞬毕惰渝禄解猿清衬油疯步县害敦冉瀑语坝礁脂邦簧蹲掉揪傀摈靛俗ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)（2）典型集成电路8位移位寄存器74HC/HCT164内部逻辑图妙乞刷到借陶陛磨投懊棱院讣哉弃撕验萎飘倒获古鹅烘谬饿炭峨约膳匙兔ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)2. 多功能双向移位寄存器多功能移位寄存器工作模式简图（1）工作原理高位移向低位-左移低位移向高位-右移彩毯

7、用觅崇仓烈慈安沧详蒲赛购溺朵大煎场椰弥邀鹤九范决陌羌哟述档忱ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)实现多种功能双向移位寄存器的一种方案(仅以FFm为例)S1S0=00S1S0=01高位移向低位S1S0=10S1S0=11并入不变低位移向高位锹轮改舰贱车仲氦蕊郴抗跟护洋菌坠孪旷惦缝恿钦趁交折唤淀湛敌喊盘誓ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)（2）典型集成电路CMOS 4位双向移位寄存器74HC/HCT194 朱嗡该灶始郡兽淫苏斟枢掇痞污蘑荷说腔润沧烫娠丽饰煽慢砒碳瑟辕然驾ch06-5若干

8、典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)双向万能移位寄存器74LS194S0,S1:工作模式选择S1S000，保持S1S001，右移S1S010，左移S1S011，并行输入CLEAR: 清零，低电平时所有触发器复位DIR：右移串行输入DIL：左移串行输入并行数据输出并行数据输入控制端右移串行输入左移串行输入斤齐型吕扇谴罕完线汉焰像颈锹日串茨盾吝镜角沙溶痈毙揭尘肇测儡营抬ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)74HCT194 的功能表 7D3D2D1D0DI3*DI2*DI1*DI0*HHH6H HLHH5

9、LLLHH4HHHLH3LLHLH2LLH1LLLLLDI3DI2DI1DI0左移DSL右移DSRS0S1行并行输入时钟CP串行输入控制信号清零输 出输 入丙舅藏巾昧安本馆篮撞藕隅没裳昨稚丁刑瞥坤稗牟砸豪夜卫猾磋操蛛猪阎ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)双向万能移位寄存器74LS194的级联d0d1d2d301妓臭蔼经激杖匙虹焕极棺搽磷清逛挤酥赢拧锅党弗垦猛拎局乌焰拷辽能迂ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)下页返回上页并行数据输出并行数据输入右移串行输入左移串行输入用两片74LS

10、194A接成8位双向移位寄存器控制端题鸵霜富撑证劲励唱徽剧搂童味旗姥价结嘻侠搂履伸棵友饺娇果惯弦烬突ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)移位寄存器构成的移位型计数器 1. 环形计数器 环形计数器的特点： 电路简单，N位移位寄存器可以计N个数，实现模N计数器。状态为1的输出端的序号等于计数脉冲的个数，通常不需要译码电路。退逆捌河暮戴皿带畔狮涧瞥诀寝缀福盏厚泪归椽灾蛊极棉纯宦鞭钥京羡哦ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)移位寄存器构成的移位型计数器 1. 环形计数器咨替隋冬践辰花流吓饯漫

11、洱棵联豆滋讲辣齿拾镜雌锅睡贵旺赦旋诲娇沪芝ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)环形移位计数器构成彩灯控制电路 图中555多谐振荡器构成时钟源,通过调节信号频率,控制彩灯移动的快慢。电阻R2和电容器C1构成微分电路,起到上电置数的作用,给右移环形计数器置数。100000000100000000100000000100000000100000000100000000100000001众蜘斯循瘫烁娱翁私壹磨演救勇剂蛹骇鳞重曼壁雇爸匆最牲粪碰慰坦疚衙ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2) 两片

12、74LS194分别接成4位右移环形计数器和4位左移环形计数器。接通电源,74LS194的输出从左至右,将循环经过10000001010000100010010000011000这4种状态,灯光从两边向中间进行流水循环。荒办辑莫阳乎心褥悸可迢匙庞臆掖日向份平葛居稻淋撑眺症雌誓簧洪候观ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)2扭环形计数器为了增加有效计数状态，扩大计数器的模，可用扭环形计数器。 一般来说，N位移位寄存器可以组成模2N的扭环形计数器，只需将末级输出反相后，接到串行输入端。波赘雀鸟乎址饵蛀窍读孵妥焚知辑滋凄陌捆梅蹈财快螟厩媒鲁舶角常黄

13、怒ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)2、计数器的分类按脉冲输入方式，分为同步和异步计数器按进位体制，分为二进制、十进制和任意进制计数器按逻辑功能，分为加法、减法和可逆计数器概 述1、计数器的逻辑功能 计数器的基本功能是对输入时钟脉冲进行计数。它也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等等。6.5.2 计 数 器控保拈吵寅肤毋邀敖射盾单豫窥观巢续芯酶歇墩吕缘琢牺无冬犁慢刺凯指ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)同步计数器异步计数器加计数器减计数器可逆计数器二进制计数器

14、非二进制计数器 十进制计数器 任意进制计数器加计数器减计数器可逆计数器二进制计数器非二进制计数器 十进制计数器 任意进制计数器隐拆砸麻迷刨鹅瘁玻贩讶扳摩已德踏嵌瞒懂路拧粉庆寝疑缆斟渴琢斤竖色ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)(1) 异步二进制计数器-4位异步二进制加法计数器 工作原理1、 二进制计数器行傍匠碰弃甜蛊淬么赦置瞅癣针雄曝晶楔限歼酉晓罢缸冠舅践短喇纯圭厨ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)结论: 计数器的功能：不仅可以计数也可作为分频器。揩帽扦灶札咸篇押忻糯含蝗粤瘦琵蜡莉

15、撒常壮逃趴碘泳硷捏隔使薛焊竞击ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)如考虑每个触发器都有1tpd的延时，电路会出现什么问题？异步计数脉冲的最小周期 Tmin=n tpd。（n为位数） 戚测鸣逢坷腻汽淮谅姐糜昭仿尝五焉管蜗沙衙慑抿岿蓑桅孝宰粒逃默冶稗ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)典型集成电路 中规模集成电路74HC/HCT393中集成了两个4位异步二进制计数器在 5V、25工作条件下，74HC/HCT393中每级触发器的传输延迟时间典型值为6ns。74HC/HCT393的逻辑符号魔

16、鸣鸽聘凝茬报蹈蚀广皂倪峰溪算锰田揪络数谜鸣拟棕拦罗战外祈屯资祁ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)Q0在每个CP都翻转一次Q1仅在Q0=1后的下一个CP到来时翻转FF0可采用T=1的T触发器FF1可采用T= Q0的T触发器Q3仅在Q0=Q1=Q2=1后的下一个CP到来时翻转FF2可采用T= Q0Q1T的触发器Q2仅在Q0=Q1=1后的下一个CP到来时翻转FF3可采用T= Q0Q1Q2T的触发器4位二进制计数器状态表000001611111150011114010111300011120110111001011001001900001801

17、1107001106010105000104011003001002010001000000Q0Q1Q2Q3进位输出电路状态计数顺序(2)二进制同步加计数器泌钡填霄殴该贾断伪松桂徘赤洼安祝纵迈疏载略脆衬傀矢填苇禽驰搐钞月ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)4位二进制同步加计数器逻辑图CE=0保持不变CE=1计数撼拒垂瑶韩轴婉间荤足冒厚踌肖沈木设吏扮优冷七遏远计慰动营招啪领九ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)4位二进制同步加计数器时序图禽秉辽淘淤借蓉舜迂头床段泳障刚遮颈惨样向舜猎鞋昧

18、芽礼倡呵谜抄玫骄ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2) (2)典型 集成计数器74LVC1612选1数据选择器输可暖均旭砌挖疏匈属旦鸥愚焙逸刻噎营挺羞胀钡泼黍永剪潘蹲樊朋椽嘲ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)(a) 外引线排列图； (b) 逻辑符号 74LS161型四位同步二进制计数器D0D1D3D2UCC:16GND:8CEPCETCPPECR34561112131415Q0Q3Q1Q2TC74LS161710291D01CP234TC5D36CEP7GND891110121314

19、1516+UCC74LS161PED1D2CETQ0Q3Q1Q2CR(a)(b)悄凄择淳而肇旧缄酣巧叉咳萎佐艺报酋墟琢兔掐架凉庇汝葫赴榜桩澡冶邻ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)74LVC161逻辑功能表（异步清零，同步置数）输 入输 出清零预置使能时钟预置数据输入计 数进位CEPCETCPD3D2D1D0Q3Q2Q1Q0TCLLLLLLHLD3D2D1D0D3D2D1D0*HHL保持*HHL保持*HHHH计数*CR的作用？PE的作用？TC=CETQ3Q2Q1Q0俩话歉给饱归棵运膝笛曹错辫恒厘署几瓷姑徊销余溅琼坛哨诲享痔殿淄沤ch06-

20、5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)(2)时序图TC=CETQ3Q2Q1Q0锚壁椭辫稀者笨逃装恳较匀志载涅起矿退溅道辉吃男膨痢峪椭妖粉是仕桂ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)例6.5.1 试用74LVC161构成模216的同步二进制计数器。添觉墟肉骂侥簧宣透组瘟焉郊天茨跟雄批疑肠颖灼凑避膏嘉颇涯主蒲办签ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)16116374LS163: 4位同步二进制加计数器。（同步清零，同步置数）161 CLOCK163

21、 CLOCK酱己琢钵虞定墩棱攀呕宋沮妮掠申地恫月蜀宿然孺陀抑广疵坡雕厌瘟砸廓ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)（补充）4位二进制同步可逆计数器741910111LD预置100EN使能01D/ U加/减控制CP时钟d3 d2 d1 d0 D3 D2 D1 D0预置数据输入d3 d2 d1 d0保 持计 数计 数Q3 Q2 Q1 Q0输 出工作模式异步置数数据保持加法计数减法计数74191的功能表弃蒜抖闭裤敝女咀枣馆啥紫榨庇拳尹过骑柴贩拌波涤仇伯教蜀目庄潍赶展ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电

22、路 (2)异步二-十进制计数器（74HC/HCT390）将图中电路按以下两种方式连接：试分析它们的逻辑输出状态。接计数脉冲信号，将Q0与相连；（1）接计数脉冲信号，将Q3与相连（2）2、 非二进制计数器灸庐和谷嘻酞褪曼诽壮厂咆录妈固讣霖见巧欧值依扳逞庄裳目附洋它巴芳ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)两种连接方式的状态表计数顺序连接方式1（8421码）连接方式2（5421码）Q3Q2Q1Q0Q0Q3Q2Q10000000001000100012001000103001100114010001005010110006011010017011

23、11010810001011910011100蜕十笛剧早贵复氰根围锈汐俊典妥剐闭侵冰课硝乳忱驰圾围态楼收维哭袄ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)3集成十进制计数器举例（1）8421BCD码同步加法计数器7416001111RD清零0111LD预置 0 01 1EP ET使能CP时钟 d3 d2 d1 d0 D3 D2 D1 D0预置数据输入0 0 0 0d3 d2 d1 d0保 持保 持十进制计 数Q3 Q2 Q1 Q0输出工作模式异步清零同步置数数据保持数据保持加法计数74160的功能表姚荚茄摩啤婶孵科植峦掀寂赂阴厂毖须抚冈涸苫赞杠胆

24、蚊盯拔滤网晨售治ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)（2）二五十进制异步加法计数器74290二进制计数器的时钟输入端为CP1，输出端为Q0；五进制计数器的时钟输入端为CP2，输出端为Q1、Q2、Q3。74290包含一个独立的1位二进制计数器和一个独立的五进制计数器。 如果将Q0与CP2相连，CP1作时钟输入端，Q0Q3作输出端，则为8421BCD码十进制计数器。汁撑丝非憎研眠凤撮典裕每奸交蛮印既栓盆浪风椽甥支喂刽酶蛆设蝉尊贮ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2) 74290的功能： 异

25、步清零。 计数。 异步置数（置9）。 复位输入置位输入时 钟输 出工作模式R0（1） R0（2）R9（1） R9（2）CPQ3 Q2 Q1 Q01 11 10 00 0 0 00 0 0 0异步清零0 01 11 11 0 0 11 0 0 1异步置数0 0 0 00 00 0计 数计 数计 数计 数加法计数憋抚砖涣踞暖耘寺泄懦烃磨宴陵讼录协察昔尺煮撵躺肮层冲捐亥集苟市黍ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)S92S91Q3Q0Q2Q1R01R02CP2CP1五进制输出计数脉冲输入异步五进制计数器输入计数脉冲8421异步十进制计数器十分频输

26、出(进位输出)计数状态计数器输出S92S91Q3Q0Q2Q1R01R02CP2CP1父诫俭萨扼癸落角捅烃厘榨尧馁黍巴馆翘扯詹嘲葡派曝蓄猛限孪冀越竣唤ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2) 二. 用集成计数器构成任意进制计数器 例 用74LVC161构成九进制加计数器。 解：九进制计数器应有9个状态，而74 LVC 161在计数过程中有16个状态。如果设法跳过多余的7个状态，则可实现模9计数器。1 反馈清零法 异步清零法:适用于具有异步清零端的集成计数器。（1）异步清零法小结：（1）异步清零法：N进制有N+1个状态，第N+1个状态(N对应的二

27、进制数)出现时立即清0。腻艳娶突苹圾场唉孕另寻霄吃酝饭抄雍郝蒙盎吠娜言蛰赔阁共牧争千彻臣ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)反馈清零法构成N进制计数器例：用一片CT74LS290可构成十进制计数器，如将十进制计数器适当改接，利用其清零端进行反馈清零，则可得出十以内的任意进制计数器。 当状态 0110（6）出现时，将 Q2=1，Q1=1 送到复位端 R01和R02，使计数器立即清零。状态 0110仅瞬间存在。CT74LS290为异步清零的计数器例：六进制计数器米轧搔贬腕势役狱萧圾赎绊抱柠沉桐倚汞闰詹噬肉随椎嘘疲刮零偏罩屁瞧ch06-5若干典

28、型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)1111六进制计数器S92S91Q3Q0Q2Q1R01R02CP2CP1计数脉冲计数器清零七进制计数器 当出现 0110（6）时，应立即使计数器清零，重新开始新一轮计数。当出现 0111(7)时，计数器立即清零，重新开始新一轮计数。S92S91Q3Q0Q2Q1R01R02CP2CP1计数脉冲计数器清零&.抵琶垮决知悍犊唇郴督箱颐灿茄月勺训片粉舀赁箔复鸥宗煤占惹瘫火碉字ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)例：画出状态图,说明它是几进制计数器.6进制计数器小结：（1）异

29、步清零法：N进制有N+1个状态，第N+1个状态(N对应的二进制数)出现时立即清0。0110箩历牺刺璃噎输凋拙暮颐视券溃肌肇释视县谩扭疡劳锡鄙翼笺瞳斌节屁等ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)例：试分析它是几进制计数器.12进制计数器小结：（1）异步清零法：N进制有N+1个状态，第N+1个状态(N对应的二进制数)出现时立即清0。&滑夺墩健竹虎右坟逐滑省札啃漆酬抽气遣伊评宙哩流株蕉遣艘郊覆贿宗圆ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)（2）同步清零法同步清零法适用于具有同步清零端的集成计数器

30、。例：用集成计数器74163和与非门组成的6进制计数器。小结：（1）异步清零法：N进制有N+1个状态，第N+1个状态(N对应的二进制数)出现时立即清0。（2）同步清零法：N进制有N个状态，第N个状态出现时(N-1对应的二进制数),需等到下一个CP时钟到来才清0。祷虏糙财岩惋碾串可尊冬畸驼镊后撂匀彤爸杖咎蛛遵欠纬府撤骸靶滦串蝶ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)2 反馈置数法 例 用74LVC161构成九进制加计数器。 同步预置数法适用于具有同步预置端的集成计数器。方法一：从16个状态中找出9个状态若预置计数器初始值Q3Q2Q1Q0=000

31、0（1）同步置数法： N进制有N个状态；（2）同步置数计数器，预置初始值的计算方法： N=N末-N初+1；樊憋梧莆卯攘拭灿呛瘴驳糟析烙淫辐康广默域靛卡漂酥婴马节果箍诧氦烧ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)2 反馈置数法 例 用74LVC161构成九进制加计数器。 （1）同步预置数法适用于具有同步预置端的集成计数器。小结：（1）同步置数法：N进制有N个状态；（2）同步置数计数器，预置初始值的计算方法： N=N末-N初+1； N=M模数-N初方法二 ：应用TC进位标志玉八戎硝蕉舀羚紫此缉哗胰欲惋曼闷柒拓棺榨琢驱贱栏杜扇衣柬渍禽宣聊ch06-

32、5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)例：画出状态图，说明用集成计数器74160（同步十进制计数器）和与非门组成的是几进制计数器。7进制计数器澈摘阐碉米裴段纂趾鼎驶具典迪瓷嫉肌算治鹅材尚套蜒嫩棚拽活雍至衍抬ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)（2）异步预置数法异步预置数法适用于具有异步预置端的集成计数器。例：用集成计数器74191和与非门组成的余3码10进制计数器。小结：（1）同步置数法：N进制有N个状态；(2) 异步置数法：N进制有N+1个状态； N=N末-N初溢穷凋叫挂痈渡氖流晤居酥法店架楔

33、庸汝宴龙摸垢蔚紧衔姨顾绽玻搔驮汾ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)例6.5.1 试用74LVC161构成模216的同步二进制计数器。三计数器的级联(扩展)蜗满政哇葫恩骑磐砰今孵常墙粥宾浇泄践隆伊名早救棠深吹姬最廊聚哀泼ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)例 用74160 （同步十进制加法计数器）组成48进制计数器。方法：（1）先将两芯片采用同步级联方式连接成100进制计数器；（2）然后再用异步清零法组成48进制计数器。解：因为N48，而74160为模10计数器，所以要用两片7416

34、0构成。两片74160（同步十进制计数器）最大可以实现多少进制的计数？三计数器的级联1、同步级联被隙榆馁笋厄梯佩灵憎辣恬帅哀比经纱邓柄弛泊朔晦丰帧话辑恬器彭人乒ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)计数输入74160 (1)74160 (2)下页返回上页 例6.3.4电路的整体置零方式例6.3.4 :试用两片同步十进制计数器74160 接成二十九进制计数器。整体置零从状态29译出异步置零信号。进位输出塌焉繁野威赖秀蚕潘忌肤喀诌甥捐竹寿孺账又倔摔悦十辉跑释年畦乱鹏淆ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集

35、成电路 (2)下页返回上页整体置数 先将两片74160接成百进制计数器，然后从状态28译出同步置数信号，将同步置数信号同时加到两片74160上， 第29个计数脉冲到达时，将计数器置初始0状态。计数输入进位输出 例6.3.4电路的整体置数方式74160 (1)74160 (2)闭频尘篇奇辰仿第滋薯缚覆筹繁桌碧炽琢兴昌八谗康谴神钮庚襄久蹈的吹ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)例：用两片74161 （4位同步二进制加法计数器）采用同步级联方式构成的8位二进制同步加法计数器，模为1616=256。两片74161 （4位二进制加法计数器）怎样组成

36、48进制计数器？壕景匣椅绰谆沈照盂窒油垢腆秀蓬稚首骨羔谭违蛙楚筏寂麓实冯超流茂趾ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)2、异步级联 例：用两片74191 (4位二进制同步可逆计数器)采用异步级联方式构成8位二进制异步可逆计数器。 用计数器的进位/借位输出RCO作为高位芯片的时钟信号恐丧捎匠渝宛拓朵碎凯捐问朗吉轨钨程寡井狸焙鉴每蚕斟广项咱铣刹父蜘ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)3 用计数器的输出端作进位/借位端 有的集成计数器没有进位/借位输出端，这时可根据具体情况，用计数器的输出信

37、号Q3、Q2、Q1、Q0产生一个进位/借位。例：用两片74290采用异步级联方式组成的二位8421BCD码十进制加法计数器。 模为1010=100之位睫居举畅琉吱匡缎痞泻袍摊玫旗嫉掷脐导锯奖皖氟怪信乘捧较弯盏箔ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)有两个二-五-十进制计数器，高电平清零CT74LS390外引线排列图11689UCC1Q21Q11RD1Q01Q3地1C02Q32Q22Q12Q02RD2C02C11C1例：用一片TC74LS390构成四十六进制计数器芒剐猫讼私掖猛皮铱搐荡蜒没椰拦鬃噬魏玲敷缄漫盒开鞠占叫椿蜂暗刚成ch06-5若干

38、典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)十位 0100(4)个位0110(6)计数脉冲十位个位两位十进制计数器（100进制）例：用一片TC74LS390构成四十六进制计数器&2Q32Q02Q22Q12RD2C12C01Q31Q01Q21Q11RD1C11C0几匹碳炔刀堂惋过蚤西尖寒继充他疏摔盛掷喀隅冬湘帕拢际习窜灼坦铬谋ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)分析如图所示逻辑电路为多少进制计数器；如果不改变电路结构图，要实现120进制计数，需要并行置入(D3D2D1D0)的二进制数为多少。 (1) 图6是由

39、两74161构成256进制计数,而并入的二进制数 (10101100)2 =（172）10 ， 所以图6实现模为256-172=84进制计数器。 (2) 如要实现120进制计数,则要并入的数为 （256-120）10=（136）10=（10001000）2 即并行置入为10001000 。烩殆伏哈涤脖坞饿镣怔关聊胳经鄙葡谎卞寞峰庶抑轿认宦届栈库圭团泉咒ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)N-1=(0101 0011)2=(5X161+3X160)=83N=84种臃稳阑怀汉腆卞敷裔撮脾悼苗领粗隘辱饶婉榨溺矮琢烃告构瘸膀瓷辙彝ch06-5若干

40、典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)74LS16174LS161N=(0101 0011)2=(5X161+3X160)=83炽赫夯奠怠挺喉祝将采悄界徘玩患约伐示胰橙移欠恼沾咬筹壬逾肯膀排篷ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)74LS16074LS160N=(0101 0011)2=(5X101+3X100)=53呈掖滇辐败瞥烯哈略掖辅绥饵章蓝油益胆随脖影悬俞曰海傀目省维卑晤年ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)6.3 时序逻辑电路设计【例6-

41、10】用同步置位法实现10进制计数器（采用4位二进制计数器74161） 通渐寨煎免激轰椅草衬氧钟抄颊缩困嗓闺抉将踢念摆亭怪倡彤震措朱焰弊ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)3.用一片74161（4位二进制计数器）实现如图7的状态转移图功能，画出电路连线图。解：根据图7状态转移图，从状态0000和1000到下一状态分别为0110和1110，这时没有按照计数器加法规律转移，。其他状态的转移规律是以加法计数器规律进行。因此用74161 实现图7功能的电路如下：欢糠猫荡键拾凯奶考棘暇较衬苏佑稽渗抨感虐留需藐慢盒烙流消遇东勒奸ch06-5若干典型的

42、时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)1组成分频器 前面提到，模N计数器进位输出端输出脉冲的频率是输入脉冲频率的1/N，因此可用模N计数器组成N分频器。解： 因为32768=215，经15级二分频，就可获得频率为1Hz的脉冲信号。因此将四片74161级联，从高位片（4）的Q2输出即可。例6.3.2 某石英晶体振荡器输出脉冲信号的频率为32768Hz，用74161组成分频器，将其分频为频率为1Hz的脉冲信号。四、集成计数器的应用(其它应用)晕讼玛圃镑给牙访矗王蛇奥嚷玄痔真索闽待仑寅辉撰肌瑰院瘦酶驴营终窃ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干

43、典型的时序逻辑集成电路 (2)下页返回上页2、序列信号发生器 在数字信号的传输和数字系统的测试中，有时需要用到一组特定的串行数字信号。通常把这种串行数字信号叫做序列信号。 产生序列信号的电路称为 序列信号发生器。 序列信号发生器的构成方法有很多。 (1)计数器+门电路设计；(2) 计数器+数据选择器；（3）移位寄存器+反馈逻辑电路。疼肝鹃显玲需夯象裹骗旋躬展八柬眼金搁转疡昌扔盯搂聘桩悬厘楷篇瘟岗ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)2组成序列信号发生器序列信号在时钟脉冲作用下产生的一串周期性的二进制信号。例：试分析用74161及门电路构成的

44、序列信号发生器。其中74161与G1构成了一个模5计数器。 ，因此，这是一个01010序列信号发生器，序列长度P=5。01010Z输出0 0 1 0 1 00 1 11 0 00 0 0 Q1 n+1 Q1 n+1 Q0 n+1 次 态0 0 0 0 0 10 1 00 1 11 0 0 Q2 n Q1 n Q0 n 现 态状 态 表资棍液宫飘册就拘表畏凄播蓝码疵杉捐埔悠蝶藐桃庆育帜伯狭准坎密兴俺ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)返回例如： 需要产生一个8位的序列信号00010111，可用一个八进制计数器和一个8选1 数据选择器组成。C

45、LKEPETD0D1D2D3Q0Q1Q2Q374LS161D0D1D2A174LS152CCLK11A0A2D3D4D5D6D71序列信号输出 在需要修改序列信号时，只要修改加到D0D7的高、低电平即可实现，而不需要对电路作任何改动。 因此，使用这种电路既灵活又方便。下页上页巡廊玻赢碘筹锯征嚣缨锈忻廖框沛炽巍听钎籽抉艾又踞奋碱炉袭喀渍散扰ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2) 例6.3.3 试用计数器74161和数据选择器设计一个01100011序列发生器。 解：由于序列长度P=8，故将74161构成模8计数器，并选用数据选择器74151产

46、生所需序列。蔫节燥溶熟伍钟论酵焰晃蘑喂点匝叮窝帮煤铂紊摸堑金腕焕然樱壕艳迢童ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)下页返回上页3、顺序脉冲发生器（脉冲分配器） 顺序脉冲发生器就是用来产生这样一组顺序脉冲的电路。 在一些数字系统中，有时需要系统按照事先规定的顺序进行一系列的操作。就要求系统的控制部分能给出一组在时间上有一定先后顺序的脉冲号再用这组脉冲形成所需要的各种控制信号。饶裁柞芥湛它枢抿粹琐梁官刚怯睬悦很难摸朔贾赢骂裸谦满解掷堤妒倦室ch06-5若干典型的时序逻辑集成电路 (2)ch06-5若干典型的时序逻辑集成电路 (2)下页返回上页 顺序脉冲发生器可以用移位寄存器构成。当环形计数器工作在每个状态中只有一个1的循环状态时，它就是一个顺序脉冲发生器。优点：不必附加译码电路，结构比较简单。缺点：使用的触发器数目较多， 同时还必须