电子技术基础与技能配套PPT(数字部分)课件

1、机械工业出版社同名教材配套电子教案电子技术基础与技能 主编：林理明第7章 数字电路基础知识 第8章 组合逻辑电路 第9章 集成触发器 第10章 时序逻辑电路 第11章 脉冲波形的产生和变换 第12章 模数和数模转换数字部分第7章 数字电路基础知识 数字电路的主要元件是开关元件。目前数字电路的应用范围十分广泛。它不仅应用于计算机技术、雷达、电视、通信、遥测和遥控等方面，在现在流行的数字电视、数字通信、数码相机、MP3、MP4中，也发挥着重要的作用。 7.1模拟信号与数字信号 学习任务了解模拟信号的概念及特点了解数字信号的概念及特点理解模拟信号与数字信号的区别模拟信号 模拟信号：在时间上和数值上是

2、连续模拟量的信号。 自然界感知的大部分物理量，如温度、速度、压力、声音、图像、重量等物理量都是模拟信号。a) 正弦波(单音信号) b) 收音机中的调幅波 c) 阻尼振荡波数字信号 数字信号：表示在时间上和数值上均是离散（不连续）的信号。 特点：只有0和1两个状态。 0和1没有大小之分，只是代表一种逻辑关系，即两种状态(有或无，高或低)。 低电平高电平高电平低电平数字信号波形7.2 数制和码制 学习任务了解十进制数的表示方法掌握二进制数的表示方法理解十六进制数的表示方法掌握二进制数与十进制数的相互转换方法掌握8421BCD码的表示形式数制 数制就是数的进位制。按照进位方法的不同，有二进制、十进制

3、和十六进制等。日常生活中，用的是十进制 数制十进制数 在十进制数中，每一位有09十个数码，计数的基数是10。 进位规则：“逢十进一” 数制十进制数加权的概念 数制二进制数 每一位仅有0和1两个数码，计数的基数是2。进位规则：“逢二进一” 数制十六进制数 每一位都有O，l，2，3，4，5，6，7，8，9，A，B，C，D，E，F共十六个数码，计数的基数是16。进位规则：“逢十六进一” 数制与十进制数对应的二进制、十六进制数十进制数01234567二进制数00000001001000110100010101100111十六进制数01234567十进制数89101112131415二进制数100010

4、01101010111100110111101111十六进制数89ABCDEF不同数制之间的互相转换 其它进制数转换成十进制数方法：按权展开相加十进制数转换成其它进制数方法：除基取余,逆序排列十进制数转换成其它进制数方法：除2取余,逆序排列码制BCD码：按权展开相加四位二进制数表示一位十进制数的计数方法十进制数与8421码的对应关系 十进制数01234567898421码00000001001000110100010101100111100010015421码00000001001000110100100010011010101111007.3 逻辑门电路 学习任务掌握与门、或门、非门基本逻辑

5、门的逻辑 功能，会画电路符号了解与非门、或非门、与或非门、三态门 复合逻辑门的逻辑功能，会画电路符号了解TTL、CMOS门电路的型号、引脚功能等逻辑门电路 逻辑函数表达式：门电路的输入和输出之间的逻辑关系用数学表达式的形式来表示。 在数字电路中，我们规定输入和输出都用逻辑0和逻辑1来表示两种不同的逻辑状态。选用具有两种状态的元件，如二极管，三极管等，可组成实现逻辑功能的电路。 逻辑门电路 a)“0”的定义 b）“1”的定义 c)逻辑关系基本逻辑门电路 与逻辑关系：“当决定某件事情(灯亮)的所有条件(开关A、B闭合)全部具备之后，这件事情(灯亮)才能发生，否则不发生”。逻辑函数表达式： Y=AB

6、与逻辑关系的功能为“全1出l，有0出O”。 与门电路 逻辑符号 基本逻辑门电路 或逻辑关系： “当决定一件事情(灯亮)的各种条件(开关A、B闭合)中至少具备一个条件，这件事情(灯亮)就会发生”。逻辑函数表达式： Y=A+B或逻辑关系的功能为“全0出0，有1出1”。 或门电路 逻辑符号 基本逻辑门电路 非逻辑关系： “事情(灯亮)的结果和条件总是呈相反状态”。逻辑函数表达式：非逻辑关系的功能为“有0出1，有1出0”。 非门电路 逻辑符号 复合逻辑门电路 逻辑函数表达式：与非逻辑关系的功能为“全1出0，有0出1”。 与非门电路 逻辑符号 Y= 复合逻辑门电路 逻辑函数表达式：或非逻辑关系的功能为“

7、全0出1，有1出0”。 或非门电路 逻辑符号 Y= 复合逻辑门电路 逻辑函数表达式：异或逻辑关系的功能为“相同出0，相异出1”。 异或门电路 逻辑符号 复合逻辑门电路 逻辑函数表达式：逻辑功能：两组与运算中，任意一组的输入状态均为高电平时（状态1），输出为低电平（状态0）；任意一组的输入至少有一个低电平（状态0）时，输出为高电平（状态1）。 与或非门电路 逻辑符号 复合逻辑门电路 输出有三种状态：（1）低电平；（2）高电平；（3）高阻状态三态门逻辑符号 数字集成门电路 TTL电路是电流控制器件，而CMOS电路是电压控制器件。COMS电路的工作电压为515V，TTL电路的工作电压为5V。CMOS

8、电路抗干扰能力、驱动负载能力更强。TTL电路速度快，传输快，功耗大； CMOS电路速度较慢，传输较慢，功耗低。 CMOS电路不能输入太大的电流。TTL和CMOS电路的特点 数字集成门电路 74或54 系列属于TTL型74表示民用产品54表示军用产品数字集成门电路的型号 数字集成门电路的引脚序号识别 方法：将集成块的半月形缺口向左，左下角第一脚为集成电路的第一脚，引脚的序号逆时针排列。数字集成门电路 数字集成门电路的引脚序号识别 数字集成电路的引脚排列7.4 逻辑代数的基本定律和逻辑函数的化简 学习任务了解逻辑代数的表示方法了解逻辑代数的基本公式和常用公式会使用逻辑代数基本公式化简逻辑函数， 并

9、了解其在工程应用中的实际意义 逻辑代数的基本公式 变量和常量的关系定律0，1律 互补律 逻辑代数的基本公式 逻辑代数基本定律 交换律 结合律 逻辑代数的基本公式 逻辑代数基本定律 重叠律 分配律 逻辑代数的基本公式 逻辑代数基本定律 吸收律 非非律 反演律 逻辑函数的常用公式 AB逻辑函数的化简法 化简逻辑函数：使逻辑函数表达式为最简与或式。最简与或式：函数表达式必须是乘积项最少，且每个乘积项中的变量数也为最少。 常用的化简方法有公式法和卡诺图法逻辑函数的化简法 常见的公式化简法 根据公式并项法把两项合并成一项，并消去 这一对因子。吸收法 吸收多余项。根据公式逻辑函数的化简法 常见的公式化简法

10、 根据公式消去法配项法 给某个与项配项，再进一步化简函数。根据公式消去项中多余因子 。第8章 组合逻辑电路组合逻辑电路是数字逻辑电路的一种，应用很广泛，在计算机、通信系统、数字测量仪表等设备中无处不在。本章主要通过具体组合逻辑电路的例子编码器、译码器，掌握组合逻辑电路的一般分析方法和设计方法，以及常用组合单元电路（中规模器件）的逻辑功能和使用方法。 8.1 组合逻辑电路的基础知识 组合逻辑电路由与门、或门、非门等多种逻辑门电路组合而成，且任何时刻的输出状态仅取决于该时刻各个输入信号状态的电路。在第七章学过的与非门（与门加非门）、或非门（或门加非门）等就是最简单的组合逻辑电路。组合逻辑电路的分析

11、方法（1）根据给定的逻辑电路图，推导输出端的逻辑表达式。 （2）化简和变换：如果写出的逻辑表达式不是最简表达式， 必须 利用公式法进行化简。（3）列真值表：根据逻辑表达式求出真值表。 （4）分析说明：对真值表或逻辑表达式进行分析和总结，通过文字描述电路的功能。组合逻辑电路的分析步骤例8-1 组合逻辑电路如图8-1所示，试分析其逻辑功能。 组合逻辑电路的分析举例解：（1）根据电路逐级写出逻辑表达式 (2)化简 图 8-1 （3）由化简逻辑函数表达式列出真值表，见表8.1.1 组合逻辑电路的分析举例输入输出ABCY000000000101110101101011101110010111011101

12、1100111111000O表8.1.1(4）分析确定电路逻辑功能:从真值表可以看出：三个输入量A、B、C 同为1或同为0时，输出为0，否则为1，所以该电路的功能是用来判别三个输入信号是否相同，相同时输出为0，不同时输出为1。该电路是输入信号是否一致鉴别器。 课堂练习 1. 分析组合逻辑电路的功能一般要经过哪几个步骤？ 2、已知逻辑电路如题图8.1所示，试分析其逻辑功能，要求写出分析过程。题图8.1 组合逻辑电路的设计方法图8.2 组合逻辑电路的设计步骤组合逻辑电路的设计步骤（1)分析实际情况是否能用逻辑变量来表示。（2)确定输入、输出逻辑变量并用逻辑变量字母表示,作出逻辑规定。（3)根据实际

13、情况列出所有输入变量在不同情况下的逻辑真值表。（4)根据逻辑真值表写出逻辑表达式并化简.（5)画出逻辑电路图，并标明使用的集成电路和相应的引脚。 (6)根据逻辑电路图焊接电路，调试并进一步验证逻辑关系是否与 实际情况相符。 组合逻辑电路的设计举例例8.2 设计一个投票表决器，实现三个投票人两人以上同意才能通过的功能。解：1）定义输入、输出变量，列出真值表。用A、B和C分别表示三个投票人，若同意用1表示，不同意则用0表示；用Y表示是否通过，Y=1表示通过，Y=0表示不通过。由于两人以上同意才通过，列出真值表见表8.1.2。 输入输出ABCY0000001001000111100010111101

14、1111表8.1.2 三人表决器真值表 组合逻辑电路的设计举例2)由真值表写出逻辑函数表达式 3)根据化简后的逻辑函数表达式画出组合逻辑电路图见图8.1. 3（a）。图8.1. 3因为 = ，故也可以用与非门来实现以上功能，如图8.1.3（b）所示。 课堂练习 2.设计一个故障显示电路，要求如下:两台电动机同时工作，绿灯亮;其中一台电动机有故障时，黄灯亮;两台电动机都有故障时，红灯亮。 （1）写出真值表 （2）写出表达式 （3）画出逻辑图1. 设计组合逻辑电路一般要经过哪几个步骤？8.2 常见的组合逻辑电路常见的组合逻辑电路有编码器、译码器。1）常见的编码器有二进制编码器、二十进制 编码器和优

15、先编码器。2）常见的译码器有二进制译码器、二十进 制译码器和显示译码器。编码器编码：把各种信号（如10进制数、文字、符号等）转换成若 干位2进制码，这种转换过程称为编码。 编码器：能够完成编码功能的组合逻辑电路。编码器分类:二进制编码器、二十进制编码器和优先编码 器。编码意义：编码器之所以编成2进制码输出，是因为2进制码便于对其进行存储、运算等各种数字信号处理，而且电路容易实现。编码器在键盘编码系统和计算机中断系统中得到广泛应用。 二进制编码器例1。设计抢答器中实现8位选手编码功能的二进制编码器。二进制编码器：能够将各种输入信息编成2进制代码的电路。 （1）分析具体事物，列出输入量与输出量之间

16、的真值表。输入量为8位选手的按键输入，输出量为3位2进制数，真值表下。 表8.2.1 3位2进制编码器真值表输 入输 出Y2Y1Y0I0000I1001I2010I3011I4100I5101I6110I7111二进制编码器Y2= I4+ I5+ I6+ I7 高位Y1= I2+ I3+ I6+ I7Y0= I1+ I3+ I5+ I7 低位 （2）根据列出的真值表，写出各输出端的逻辑表达式。（3）根据化简所得的逻辑表达式，画出逻辑电路。图8.2.1 8线3线编码器电路图二-十进制编码器 8421BCD码编器是二-十进制编码器中常用的一种。 表8.2.2 8421BCD码编器编码器真值表 84

17、21BCD码编器编码器真值表如下：二-十进制编码器 根据真值表，可以写出各输出端的逻辑表达式。 优先编码器优先编码器：对输入信号分配了优先级，即使有几个输入信号 有效，也只会对其中优先级别最高的有效信号进 行编码，而屏蔽其它级别的有效信号。1. 74LS148是常用的8-3集成优先编码器。 （1）74LS148的引脚排列图如图8.2.2图8.2.2 74LS148的引脚排列图优先编码器（2） 74LS148的真值表如表8.2.3所示。 表8.2.3 74LS148集成电路的真值表（3） 74LS148的功能特点 优先编码器编码输入低电平有效。即0表示有信号，1表示无信号。编码输出采用反码表示，

18、也称之为低电平有效。八个输入信号中的优先级别最高。 74LS148有 三个控制端子, 为选通输入端，只有在 、=0时，编码器才处于工作状态；而在 =1时，编码器处于禁止状态，所有输出端被封锁为高电平。 优先编码器2. 74LS147是8421BCD码优先编码器 （1）74LS147的引脚排列图如图8.2.3图8.2.3 74LS147的引脚排列图（2） 74LS148的真值表如表8.2.4所示。 优先编码器表8.2.4 74LS147集成电路的真值表 输入 输出0011001011101110000111100101111101001111110110111111110001111111110

19、101111111111101111111111111优先编码器（3） 74LS147的功能特点 分别编成十个BCD码，以反码形式输出。输入信号 的优先74LS147的功能特点与74LS148类似，它是把 十种状态级最高，其余优先级依次降低。 译码显示器译码： 是编码的逆过程，是对编码内容的“翻译”。译码器：能够完成译码功能的组合逻辑电路叫译码器。 常用的译码器有2进制译码器、二-十进制编码器和 数码显示译码器等。二进制译码器2进制译码器的逻辑功能：将输入的2进制码翻译成相应的控制 信号。2进制译码器的逻辑符号如图8.2.4所示。图8.2.4 二进制译码器逻辑符号例如，当输入2进制码CBA=0

20、11时，经过译码器翻译后，将输出相应的控制信，即输出端Y3输出为1，其他输出端保持为0不变。3线8线译码集成电路74LS138的功能介绍 二进制译码器1) 74LS138逻辑符号与引脚排列. 图8.2.5 3线8线译码器74LS138逻辑符号和引脚排列图2) 74LS138引脚功能： C、B、A： 译码输入端，输入待译码的3位2进制码，高电平有效。二进制译码器3） 74LS138真值表表8.2.5 74LS138的逻辑功能真值表二进制译码器的应用如图是一个将四个外部设备的采集数据分时送入计算机中的电路。 只要使分别为00、01、10、11，就可将 4个外设的采集数据分时送入计算机数据总线中。

21、二-十进制译码器 二-十进制译码器是将二-十进制编码器输出的10个代码译成10个高、低电平的输出信号，实现由BCD码到十进制数代码转换的电路。 8421BCD译码器74HC42的功能介绍 1) 74HC42的引脚排列. 二-十进制译码器2) 74HC42的真值表 表8.2.6 74HC42译码器真值表二-十进制译码器3) 74HC42的功能特点（2）译码器工作时，在译码输入中总有一个输出为低电平，其余9个都为高电平。的任一组取值下，输出（1）当输入出现BCD代码以外的六种伪码()时，译码器的输出均无低电平信号产生。显示译码器 在数字仪器仪表、数字钟等数字系统中，常需要将译码后的结果或数据以十进

22、制数字的形式显示出来，供人们读取或监视数字系统的工作情况，显示译码器是能完成这一功能的电路。它先将输入的二进制代码译成十进制数的信号，再利用译码输出驱动显示器显示数字。数字显示译码器通常由译码驱动电路和数码显示器组成，结构见框图8.2.6。 图8.2.6 显示译码器框图七段数码显示译码器 七段数码显示译码器的作用:将8421BCD码译码后通过数码管将结果显示出来。 图8.2.7 七段LED数码管实物七段数码管的外形封装：1. 数码管的结构和原理数码管可分为共阴极和共阳极两种类型，引脚排列及内部等效结构如图8.2.8所示。图8.2.8 七段 LED数码显示管七段数码显示译码器 2.当七段LED数

23、码管不同笔段的发光二极管组合发光时，就能显示出不同的数字，如图8.2.9所示。如要显示数字0时，只要g段和dp段不亮，而a、b、c、d、e、f六段发光即可。图8.2.9 七段数码管的显示字型 显示原理：1.七段LED数码管的8个显示字段（其中包括一个小数点）各对应个发光二极管，它们在其内部成“日”字型排列，各字段分别用字a、b、c、d、e、f、g表示，小数点用dp表示。七段数码显示译码器 数字显示译码器 显示译码器的作用是将输入的代码通过译码器“翻译”成相应的高低电平，并驱动显示器发光显示。 显示译码器74LS49的功能介绍1） 74LS49外引脚排列见图8.2.10。 图8.2.10 74L

24、S49外引脚排列图数字显示译码器2） 74LS49真值表见表8.2.7。 表8.2.7 74LS49真值表数字显示译码器3） 74LS49的应用举例。 图8.2.11为译码器74LS49与共阴极数码管连接组成1位十进制数的译码显示电路。 图8.2.11 1位数十进制译码显示电路 由于74LS49是集电极开路电路，应并联适当的上拉电阻。 第9章 集成触发器 在数字系统中，因运算和控制的需要，常常要将曾经输入过的信号暂时保存进来，以便与新的输入信号共同确定新的输出状态，即需要具有记忆和存储功能的基本逻辑部件，触发器就是组成这类逻辑部件的基本单元。 触发器的种类很多 从逻辑功能上区分：有RS触发器、

25、D触发器、JK触发器等； 从触发方式上分：有电平触发型、边沿触发型等。触发器的基本特点：具有两个能自行保持的稳定状态（0态和1态），所以又叫做双稳态电路；在不同的输入信号作用下其可以置成0态和1态，且当输入信号消失后，触发器获得的新状态能保持下来。 9.1 RS触发器 1. 电路结构(a)逻辑电路 (b) 逻辑符号 图 9.1 基本RS触发器 基本RS触发器 2. 逻辑功能 3.基本RS触发器的真值表: 基本RS触发器 4. 波形分析 波形图：反映触发器输入信号的取值与输出状态之间对应 关系的图形,称为波形图。图9.2 基本RS触发器波形图设基本RS触发器的初始状态为0，则其输入、输出波形如图

26、9.2所示。保持置1置0置1置1 基本RS触发器 同步RS触发器1.电路结构和逻辑符号 (a)逻辑电路 (b)逻辑符号 图9.3 同步RS触发器 同步RS触发器2逻辑功能3. 同步RS触发器的真值表 表9.3 同步RS触发器的真值表 4波形分析设同步RS触发器的初始状态为0，其输入信号R、S,时钟信号CP和输出状态Q的波形如图9.5所示。 图9.5 同步RS触发器波形图同步RS触发器 课堂思考： 基本RS触发器有何逻辑功能？哪种情况应当避免？ 本节小结1. 基本RS触发器具有置1、复0、保持功能，R非、S非都有效的情况应当避免2.基本RS触发器属于无时钟触发器，即输入端一旦有信号出现，输出状态

27、就可能随之发生变化。但在实际使用中，有时需要多个触发器按一定的节拍动作，于是产生了同步触发器，又称时钟触发器。同步RS触发器 9.2 JK触发器 1电路符号 (a) 上升沿触发 (b)下降沿触发 图9.6 边沿JK触发器电路符号其中CP端有小圆圈的表示下降沿触发，无小圆圈表示上升沿触发。 为边沿触发, 常见JK触发器的电路符号如图9.6所示。CP端统一用“”标志表示 2逻辑功能（1）J=0、=0,当到来时，输出保持原态不变，即Qn+1=Qn 。（2）J=0、=1,当到来时，触发器被置为0态，即Qn+1=0。（3）J=1、=0,当到来时，触发器被置为态，即Qn+1=。 JK触发器JK触发器不仅可

28、以避免RS触发器存在的不确定状态，而且具有置0、置1、保持和翻转功能，是逻辑功能最齐全的触发器。（4）J=1、=1,当到来时，触发器将向相反的状态翻转一 次，即Qn+1=Qn 3. JK触发器的真值表表9.4 JK触发器真值表 JK触发器 JK触发器4. 带预置端的JK触发器 图9.7 带预置端的JK触发器 例1 已知如图9.8所示为CP、J、K的电压波形，试画出下降 沿JK触发器Q端对应的电压波形。设初始状态为0。 JK触发器5波形分析解：先找出CP的每一个下降沿，用虚线标志。 图9.8 JK触发器波形图1）初始状态为0，在第一个有效下降沿到来之前，触发器保持0状态不变。分析过程： 2）当第

29、一个CP下降沿来时，J=1，K=O，CP下降沿到达后触发器置1态。 JK触发器 6）当第五个CP下降沿来时，J=1，K=1，CP下降沿到达后 触发器翻转，由1态变为O态。5）当第四个CP下降沿来时，J=O，K=0，CP下降沿到达后触发器保持原状态不变，仍为1态。4）当第三个CP下降沿来时，J=l，K=1，CP下降沿到达后触发器翻转,由O态变为1态。3）当第二个CP下降沿来时，J=O，K=1，CP下降沿到达后触发器置O态。 JK触发器本节小结1.JK触发器具有 保持、置0、置和翻转功能。 、 不受CP脉冲限制而对触发器进行置1或置0，低电 平有效, 当预置完毕，应处于高电平，此后触发器才能 进入

30、正常工作状态。 3.主从JK触发器采用主从控制结构，从根本上解决了输入信 号直接控制的问题，具有CP=1期间接受输入信号，CP下降 沿来时触发翻转的特点。输入信号J、K之间没有约束。4.边沿触发是指触发器的状态翻转是在时钟脉冲CP的上升边 沿或下降边沿完成的。从而克服触发器的“空翻”问题，使 其抗干扰能力和工作可靠性得到较大提高。 9.3 D 触发器1.电路结构（a）逻辑电路 (b)逻辑符号图9.9 D触发器2.逻辑功能（1）D=0时：由图9-9（a）可知，此时相当于J=0、K=1，因此， 当CP脉冲加入后，输出端Q置为0，与输入端D的状态一致。（2）D=1时：此时相当于J=1、K=0，当CP

31、脉冲加入后，输出端Q 置为1，与输入端D的状态一致。 在时钟脉冲CP到来后，D触发器的状态与输入端D的状态相同，即Qn+1=D。 D QnQn+1说明0 0置“0”1 1置“1” 3. D触发器的真值表表9.4 D触发器的真值表 D 触发器4波形分析图9.10中Q的初始状态为1态。因为是下降沿触发，所以当D=1且CP脉冲下降沿时，触发器输出端Q置1；当D=0且CP脉冲下降沿时，触发器输出端Q置0。图9.10 D触发器波形分析 D 触发器5.集成边沿触发D触发器集成边沿D触发器分为TTL和CMOS两种类型。74HC74是高速CMOS边沿D触发器，其引脚功能如图9.11所示。 图9.11 74HC

32、74引脚功能74HC74电路特点（3）属于CMOS边沿触发器，CP上升沿触发。（1）内含两个性能相同的D触发器。（2）每一个触发器都带有直接置0端RD和直接置1端SD，且都为低 电平有效。 课堂思考 如何将主从JK触发器转换为D触发器？D触发器的输出状态与输入端D有什么关系？本节小结 1.D触发器的逻辑功能是：在时钟脉冲CP到来后，D触发器 的状态与输入端 D的状态相同，即Qn+1 = D。2.下降沿触发时，在分析波形时，要看CP脉冲下降沿对应的 输入端D的状态：当D=1时，触发器输出端Q置1；当D=0 时，触发器输出端Q置0。3.集成边沿触发D触发器有TTL和CMOS两种类型。 D 触发器第

33、10章 时序逻辑电路 时序逻辑电路主要由门电路和触发器构成，是具有记忆和存储功能的基本逻辑部件，是计算机内部的一个重要组成部分。上一章讨论的触发器就是一种功能最简单的时序逻辑电路。常见的时序电路有寄存器、计数器等。10.1 寄存器 寄存器的概念：用来存放二进制数据或代码的电路称为寄 存器。 寄存器的组成：由具有存储功能的触发器组合起来构成。 寄存器的作用：暂时存放要处理的数据或中间的运算结果 等。 寄存器的分类：按功能可以分为数码寄存器和移位寄存器。 数码寄存器: 能够存放二进制数码的电路,它具有接收、暂 时存放和清除原有数码的功能。 数码寄存器1) 数码寄存器的电路结构（以四位数码寄存器为例

34、）:图10.1 四位数码寄存器的逻辑图2) 数码寄存器的工作过程:数码寄存器 需要保存的数码由D0D3预先输入 当CP脉冲的上升沿到来时，触发器输出端Q0Q3的状态为D0D3的输入数码。例如，输入数码D0D31100，在CP脉冲上升沿时，Q0Q3D0D31100，完成数码的接收过程。 CP脉冲上升沿过后，D触发器处于保持状态，完成数码的寄存工作。3）数码寄存器的输入、输出方式：由于同时输入4位数码D0D3，寄存后的数码Q0Q3也是同时输出，所以属于并行输入、并行输出寄存器。移位寄存器及应用 移位寄存器：在每一个移位脉冲的作用下，将存放在移位寄存 器中的各位数据依次向左（或向右）移动1位。移位寄

35、存器分类：单向移位寄存器、双向移位寄存器。 1.单向移位寄存器1)概念： 在移位脉冲作用下，所存数码只能向某一方向移动的 寄存器。2)分类：左移寄存器和右移寄存器之分。移位寄存器及应用 左移寄存器简介 (1)逻辑图 移位寄存器及应用 (2) 工作过程移位寄存器及应用 （3）状态表 表10.1 左移寄存器状态表 移位寄存器及应用 （4）工作波形如图 图10.2 4位左移寄存器串行输出波形图2.双向移位寄存器移位寄存器及应用 双向移位寄存器74LSl94简介 (1)引脚端排列图及逻辑功能示意图 （a）引脚端排列图 （b）逻辑功能示意图 图10.3 74LSl94 4位双向移动寄存器 移位寄存器及应

36、用 (2)功能特点移位寄存器及应用 （3）逻辑功能表 表10.2 74LSl94逻辑功能表本节小结 4.移位寄存器是一个同步时序电路,具有存放数码功能且还有 数码移位的功能,即在CP作用下,能将其存放的数码依次左 移或右移。按存放数码的输入输出方式不同,移位寄存器有 四种工作方式:串行入/串行出、串行入/并行出、并行入/ 串行出、并行入/并行出。1时序电路通常可分为两大类:同步时序电路和异步时序电路。 常见的时序电路有寄存器、计数器等。2寄存器是用来存放二进制代码,按其功能可分为数码寄存器 和移位寄存器。3. 数码寄存器电路简单，只用来存放数码。具有接收数码、 保持并清除原有数码等功能。一个多

37、位数码寄存器可看作 是多个触发器的并行使用。10.2 计数器 1. 计数器的功能（1）对输入脉冲信号进行个数统计。（2）分频、定时、延时、顺序脉冲发生。（3）数字运算。2. 计数器的分类 (1)按计数器中触发器的翻转情况，分为同步式和异步式两种. (2)按计数过程中数字的增减分类，分为加法计数器、减法计 数器和可逆计数器(或称为加/减计数器)。 (3)按数字的编码方式，分成二进制计数器、二十进制计数 器、循环码计数器等。 (4)按计数器的计数容量来区分各种不同的计数器，如十进制 计数器、六十进制计数器等。1. 异步二进制计数器二进制计数器 （1）电路组成 图10.4 4位二进制异步加法计数器（

38、2）工作过程二进制计数器 (3) 4位二进制计数器波形图 二进制计数器 图10.5 4位二进制异步加法计数器波形图(4) 4位二进制计数器状态表 二进制计数器 十进制计数器 在日常生活中人们习惯使用十进制，在数字式仪表中为了显示读数的方便也采用十进制。所以在数字系统中常采用二-十进制计数器，它是用4位二进制代码代表1位十进制数，也称BCD码。 （1）十进制计数器的真值表由表可见，当第九个脉冲后，若再来一个脉冲，计数器的状态须由“1001”翻转到“0000” ，完成一个循环，即可得到进位。 （2）十进制计数器的电路图十进制计数器 图10.6 反馈清零法十进制计数器 十进制计数器 （3）十进制计数

39、器的状态转换图 图10.7 十进制计数器状态转换图集成计数器及应用 在实际应用中已有各种类型的集成计数器可供选用，无需再用触发器来组成计数器。通过对集成计数器的相关输出端、控制端作适当连接，便可实现各种进制的计数，在工程上应用十分方便。 1. 74LS290二-五-十进制计数器简介（1）逻辑符号图，引脚排列图和结构框图 图10.8 二-五-十进制计数器74LS290集成计数器及应用 （2） 74LS290二-五-十进制计数器功能表集成计数器及应用 集成计数器及应用 （3） 74LS290二-五-十进制计数器功能分析集成计数器及应用 2. 74LS290二-五-十进制计数器的应用(1) 实现二进

40、制计数图10.9 用74LS290构成二进制计数器集成计数器及应用 (2) 实现五进制计数图10.10 用74LS290构成五进制计数器集成计数器及应用 (3) 实现8421码十进制计数 图10.11 用74LS290构成十进制计数器本节小结1时序逻辑电路主要由门电路和触发器构成，是具有记忆和 存储功能的基本逻辑部件。2计数器的基本功能是可对输人计数脉冲CP进行加法或减法 计数,也可用于分频、定时、运算和自控等。 3. 计数器按不同的方法分类,可分为二进制、十进制等计数器； 也可以分为同步计数器、异步计数器、加法计数器和减法计数 器等。 4. 二进制计数器是构成各种计数器的基础。十进制计数器应

41、用 广泛。 第11章 脉冲波形的产生与变换在数字电路系统中，常常需要获得各种不同要求的脉冲信号，获得这些信号的电路有：多谐振荡器、单稳态触发器、施密特触发器以及555时基集成电路。11.1 概述(2)常见脉冲变换电路的结构及原理。 本节要求：(1)了解脉冲波形主要参数的含义及常见脉 冲波形；脉冲信号与获得方法 1常见的脉冲信号把除正弦信号外的各种信号称为脉冲信号。脉冲信号有很多种，如图11.1所示，其中最典型的是矩形脉冲。 图11.1 各种脉冲信号的波形2矩形脉冲信号参数脉冲信号与获得方法 实际的矩形脉冲信号波形如图11.2所示。通常采用如下参数对它进行描述。 图11.2 描述矩形脉冲信号波形

42、参数脉冲信号与获得方法3脉冲波形的获得（1）利用多谐振荡器电路直接产生所需要的脉冲波形。这种 电路不需要外加触发脉冲信号，电路能自动产生脉冲信号。 （2）通过各种变换电路把已有的周期性变化波形变换为符合要 求的矩形脉冲。如：RC微分电路、RC积分电路、单稳态触发 器、施密特电路等。RC 波形变换电路 1. RC微分电路RC微分电路是一种常见的波形变换电路，它可以将矩形 脉冲变换为尖峰脉冲。 （1）电路结构及工作波形 （a）电路 （b）输入、输出波形 图11.3 RC微分电路（2）工作原理 RC 波形变换电路 RC 波形变换电路 2. RC积分电路（1）电路结构及工作波形 （a）电路 （b）输入

43、、输出波形 图11.4 RC积分电路 （2）工作原理 RC 波形变换电路 112 单稳态触发器（3）经过一段时间后，无需外界信号触发，能自动从暂稳态回到 原来的稳定状态，因此，这种触发器被称为单稳态触发器。（1）单稳态触发器只有一个稳定状态，另一个状态是不稳定的， 称为暂稳态。（2）它平时处于稳定状态，在外加触发脉冲作用下，能从稳定 状态翻转到暂稳态。单稳态触发器的特点RC微分型单稳态触发器 1电路组成 图11.5 单稳态触发器 2工作原理RC微分型单稳态触发器 RC微分型单稳态触发器 3、工作波形 RC微分型单稳态触发器 图11.6 单稳态电路的波形集成单稳态触发器及基本应用 1.集成单稳态

44、触发器74HC123简介 （1） 引脚排列图 图11.7 双可重触发单稳态触发器74HC123引脚排列图 （2） 74HC123 功能表集成单稳态触发器及基本应用 表11.1 74HC123 功能表2. 单稳态触发器的应用集成单稳态触发器及基本应用 （1） 脉冲整形 工作原理：当输入的不规则脉冲在符合触发条件且达到触发电平VT时，单稳态电路便触发翻转，输出一个脉冲幅度恒定、宽度相同的脉冲波形，达到对输入脉冲进行整形的目的。 （2）脉冲宽度变换当输入信号的脉冲宽度不符合要求时，利用单稳态触发器输出脉冲宽度可调的特点，可实现脉冲宽度的变换，如图11.9所示。 （3） 定时单稳态触发器触发后，若RC

45、不变，则输出脉冲宽度tw就是固定的，利用这个特点可实现控制装置的定时功能。集成单稳态触发器及基本应用 集成单稳态触发器及基本应用 （4） 延时（a）电路图（b）波形图图11.10 利用单稳态触发器实现延时功能113 多谐振荡器多谐振荡器的概念：能产生矩形脉冲的自激振荡电路。多谐振荡器的特点:(1)不需要外加触发信号，能自动地产生矩 形脉冲.(2)它没有稳定状态，只有二个暂 稳态，即不断地在高电平和低电平之间来 回转换，这就是“振荡”。振荡器有两大类型:正弦振荡器和多谐振荡器 正弦振荡器的概念：能产生正弦交流信号的电路。 RC耦合多谐振荡器 1.电路组成及符号图11.12 多谐振荡器2.工作原理

46、 图11.11 多谐振荡器原理电路 RC耦合多谐振荡器 RC耦合多谐振荡器 3.耦合多谐振荡电路的工作波形。 图11.13 多谐振荡器的工作波形4. 振荡频率的估算RC耦合多谐振荡器 石英晶体多谐振荡器1. 电路组成 图11.14 石英晶体多谐振荡器 2. 石英晶体多谐振荡器的特点： 频率稳定度高、一致性好。 石英晶体多谐振荡器的振荡频率就是石英晶体的谐振频率。 晶振的作用是选频114 施密特触发器施密特触发器概述（1）定义：施密特触发器又称为回差比较器，是一个具有两 个比较值的电压比较器。（2）特点 输出电压的变化滞后于输入电压，形成回环。 施密特触发器属于电平触发。 存在两个阈值电压UT+

47、和UT-，且UT+UT-，两者的电压差称为回差电压，回差电压越大，回差特性越明显。CMOS门电路组成的施密特触发器 1电路组成 图11.15 施密特触发器 2.工作波形图及工作原理 图11.16 施密特触发器的工作波形图CMOS门电路组成的施密特触发器 图11.17 电路保持在第二稳态 CMOS门电路组成的施密特触发器 3.施密特触发器电压传输特性 图11.18 施密特触发器电压传输特性集成施密特触发器及基本应用1.施密特非门（1）施密特非门逻辑符号 （2）74LS14是六施密特非门，它的外引脚排列图如图 2. 施密特与非门集成施密特触发器及基本应用（1）逻辑符号 （2）74LS132四施密特

48、与非门的外引脚排列图。 3.集成施密特触发器的应用集成施密特触发器及基本应用（1） 脉冲整形当输入的脉冲上升沿达到正阈值电压VT+，下降沿达到负阈值电压VT-时，施密特触发器符合翻转条件，输出一个脉冲幅度恒定、宽度与输入脉冲相同、前后沿陡峭、无毛刺的脉冲波形，实现对波形畸变的脉冲进行整形。图11.19 利用施密特触发器实现脉冲整形集成施密特触发器及基本应用（2）脉冲幅度鉴别当输入信号幅度不等，但要求将幅度较小的干扰脉冲去除时，可利用施密特触发器实现脉冲幅度鉴别，并使输出脉冲的幅度恒定. 图11.20 利用施密特触发器实现幅度鉴别集成施密特触发器及基本应用（3） 波形变换利用施密特触发器的电压比

49、较特性，可实现对某些信号的波形变换，如上图将正弦波等变换为矩形波 .图11.21 将正弦波变换为矩形波（4） 构成多谐振荡器接通电源瞬间，由于vC为0，输出端vO为高电平，此高电平通过电阻R向电容C充电，当vC上升到大于正阈值电压VT时，施密特触发器翻转，输出端vO变为低电平，形成图11.24(b)所示的tw1；由于vO为低电平，电容放电，vC下降到低于负阈值电压VT-时，vO又变为高电平，形成图11.24(b)所示的tw2；如此周而复始，在vO端输出周期性矩形波。集成施密特触发器及基本应用课堂思考 2. 简单分析所画电路图的工作过程与作用。本节小结 1. 脉冲信号的获得一般有二种方法：一种是

50、由电路直接产 生；另一种是对已有的信号进行变换。 2. 脉冲波形产生与变换电路的种类很多，但一般都以多谐振荡 器、单稳态触发器、施密特触发器或555时基电路为基础。 4. 多谐振荡器的特点：（1）不需要外加触发信号，能自动地 产生矩形脉冲。（2）它没有稳定状态，只有二个暂稳态， 即不断地在高电平和低电平之间来回转换，这就是“振荡”。3. 能产生矩形脉冲的自激振荡电路叫做多谐振荡器。1. 画两种单稳态集成电路的应用电路图.集成施密特触发器及基本应用5.多谐振荡器有两类：一类是以阻容元件为定时元件，其频率 稳定性较差，但频率可调；另一类是以石英晶体为定时元， 其频率稳定性高，但不可调。 6.石英晶

51、体振荡器的振荡频率就是石英晶体的谐振频率 7.单稳态触发器只有一个稳定状态，另一个状态是不稳定的， 称为暂稳态。它平时处于稳定状态，在外加触发脉冲作用 下，能从稳定状态翻转到暂稳态. 8.单稳态触发器的应用（1） 脉冲整形 （2）脉冲宽度变换 （3）定时 （4） 延时10. 施密特触发器广泛应用于脉冲整形、波形变换、脉冲鉴幅等方 面。 9.施密特触发器有两个稳态，其状态取决于输入信号的电平。由 于它的回差现象和陡峭的传输特性，所以具有很强的抗干扰和 波形整形能力。集成施密特触发器及基本应用11.5 555时基电路及其应用555时基电路是种多用途的数字-模拟混合集成电路，利用它可以方便地构成施密

52、特触发器、单稳态触发器和多谐振荡器,555时基电路在电子控制、电子检测、仪器仪表、家用电器、电子玩具等许多领域得到广泛的应用。 CMOS型：又称为单极型，工作电压为218V。主要特点是功耗低，输入 阻抗高，输出电流较小，一般小于4mA。 TTL型：又称为双极型，工作电压4.55.5V。 主要特点是输出电流大，可达200mA以上，可直接驱动大电流执行器件，如继电器等。（1）按内部元件分类，555时基电路可分为：（2）按片内定时器的个数分类， 555时基电路可分为：图11.23 555集成时基电路的引脚排列图单定时器（555）: 引脚排列如图11.23（a）所示。双定时器（556）：内部集成了两个

53、独立的555定时电路，引脚排列如图11.23（b）所示。（a）单定时器(b)双定时器 555时基电路及其应用555时基电路的内部结构和功能1. 555时基电路的内部结构 图11.24 555时基电路的内部结构 它主要由分压器、两个电压比较器A1和A2、一个基本RS触发器、晶体管开关(VT)和输出缓冲器(F3)五部分组成。 (1)分压器555时基电路的内部结构和功能分压器由3个5千欧的电阻串联而成。比较器A1的“”端电压为2/3VCC，A2的“”端电压为1/3VCC。CVolt为电压控制端，一般情况下，不需另加控制电压，对地一般并接有0.01uF电容，以旁路高频干扰信号。555时基电路的内部结构和功能电压比较器由运放A1、A2组成。A1是2/3VCC电压比较器。A2 是1/3VCC电压比较器。当V+V_时，比较器输出高电平; 当V+V_时，比较器输出低电平。555时基电路的内部结构和功能（3）基本RS触发器555时基电路的内部结构和功能（4