汇编——存储器

1、第三章 半导体存储器 要点本章概述存储器的层次结构、半导体存储器的分类，以及高速缓冲存储器Cache和虚拟存储器；对PC机存储器的组织(zzh)与管理作了概括。共四十一页第三章 半导体存储器3.1 存储器概述(i sh) 3.2 存储器组织与管理3.1 存储器概述 3.1.1 存储系统的分层结构 3.1.2 半导体存储器分类 3.1.3 半导体存储器组成 3.1.4 RAM和ROM 3.1.5高速缓冲存储器Cache 共四十一页3.1.1 存储系统的分层结构(jigu) 微机大都采用分级结构来组织(zzh)存储器系统，如图所示。存储器从内到外分为四级：内部寄存器组、高速缓冲存储器、内存储器和外

2、存储器。它们在存取速度上逐级递减，在存储容量上逐级递增。 分级存储器系统 对其读写速度最快，可减少微处理器访问外部的次数，但数量不可能很多。用于装载当前程序和数据，使微处理器能以最高的速度工作运行的程序和数据都放在其中。如软盘、硬盘、光盘等，其存取速度比内存要慢得多。共四十一页3.1.1 存储系统的分层结构(jigu)主存-辅存层次(cngc) ：具有主存的较快存取速度又具有辅存的大容量 和低价格解决存储器的容量问题。 高速缓存-主存层次 ：速度接近于Cache，而容量则是主存的容量 解决存储器的存取速度问题微型计算机中存储子系统的分层结构如图所示共四十一页3.1.2 半导体存储器分类(fn

3、li) 存储器分类：按存储介质分 磁表面存储器（硬磁盘、软磁盘、磁带等）、 光盘(un pn)存储器和半导体存储器。半导体存储器分类：按制造工艺分MOS型和双极型两大类。 最新相变存储器（PCM）兼具速度快、耐用、非挥发性和高密度性等多种优势于一身，其读写数据和恢复数据的速度是现在应用最广泛的非挥发性存储技术闪存的100倍；断电时，其仍拥有高超的存储能力，也不会造成数据丢失；而且，PCM能耐受1亿次写循环，而目前企业级闪存能耐受3万次写循环，消费级闪存仅为3000次。 用来制作多种半导体存储器件，如静态RAM、动态RAM、EPROM、E2PROM、Flash Memory等。 集成度高、功耗低

4、、价格便宜； 速度较双极型器件慢。由TTL（Transistor-Transistor Logic）晶体管逻辑电路构成；存储器工作速度快，与CPU处在同一量级；集成度低、功耗大、价格偏高。共四十一页2按存取方式(fngsh)分类半导体存储器随机存取存储器 （RAM）只读存储器（ROM）静态RAM（SRAM）动态RAM（DRAM）掩膜式ROM可编程ROM（PROM）可擦除PROM（EPROM）电可擦除PROM（E2PROM）信息可以随时写入或读出;关闭电源后所存信息将全部丢失;静态RAM采用双稳电路存储信息，而动态RAM是以电容上的电荷存储信息。静态RAM速度(sd)更快，而动态RAM的集成度更

5、高、功耗和价格更低，动态RAM必须定时刷新ROM是一种在工作过程中只能读不能写的非易失性存储器;掉电后所存信息不会丢失共四十一页共四十一页3.1.2 半导体存储器分类(fn li)（续） ROM存储器的发展过程就是不断方便用户使用的过程：掩模ROMPROMEPROME2PROMFLASH。静态随机访问存储器SRAM主要发展方向：提高速度早期约300ns现在只有几个甚至不到一个ns；功能多样化支持突发操作的同步SRAM即SB SRAM作为二级高速缓存L2 Cache使用，实现(shxin)了与快速处理器的匹配。支持缓冲操作的先进先出存储器FIFO支持数据共享的多端口SRAM(即Multi-SRA

6、M),掉电时信息不丢失的非挥发随机存取存储器NV SRAM高集成度类静态随机存取存储器PSRAM(Pseudo SRAM)共四十一页3.1.2 半导体存储器分类(fn li)（续）动态随机存取存储器DRAM发展方向：存储容量早期几十Kb(bit：二进位)现在512Mb至几Gb访问速度从几百nsSDRAM的10nsDDR、RDRAM最快1ns左右ECC RAM(错误校验与纠正RAM)对每个一定(ydng)长度的二进制数都产生并存储一组附加的数据位，称为校验和，即ECC码。 共四十一页3.1.3 半导体存储芯片的组成(z chn)存储体地址译码器控制(kngzh)逻辑电路数据缓冲器共四十一页半导体

7、存储芯片的组成(z chn)1存储体存储芯片的主体，它由若干个存储单元组成。一个存储单元为一个字节， 存放8位二进制信息 。每个存储单元有一个地址（称为存储单元地址）存储体总是按照二维矩阵的形式来排列存储元电路。体内基本存储元的排列结构通常有两种。 寄存器的个数（字数）与寄存器中存储单元个数（位数）的乘积，叫做RAM的容量。按照RAM中寄存器位数的不同，RAM有多字1位和多字多位两种结构形式。在多字1位结构中（简称位结构），每个寄存器都只有1位，例如(lr)一个容量为10241位的RAM，就是一个有1024个1位寄存器的RAM。 多字多位（简称字结构），结构中，每个寄存器都有多位，例如一个容量

8、为2564位的RAM，就是一个有256个4位寄存器的RAM共四十一页2地址译码器 接收来自CPU的N位地址，经译码后产生2n个地址选择信号3控制逻辑电路接收片选信号及来自CPU的读/写控制信号，形成芯片内部(nib)控制信号4数据缓冲器用于暂时存放来自CPU的写入数据或从存储体内读出的数据。半导体存储芯片的组成(z chn)共四十一页 R/W CSm10 2n110 n位地址 地址译码器存 储矩 阵 控 制逻 辑数据缓冲器m位数据 存储芯片组成(z chn)示意图用以决定访问哪个(n ge)字单元由大量寄存器构成的矩阵用以决定对被选中的单元是读还是写共四十一页容量为2564 RAM的存储(cn

9、 ch)矩阵存储单元(cn ch dn yun)1024个存储单元排成32行32列的矩阵每根行选择线选择一行每根列选择线选择一个字列Y11，X21，位于X2和Y1交叉处的字单元可以进行读出或写入操作，而其余任何字单元都不会被选中。共四十一页地址的选择通过地址译码器来实现(shxin)。地址译码器由行译码器和列译码器组成。行、列译码器的输出即为行、列选择线，由它们共同确定欲选择的地址单元。2564 RAM存储矩阵中，256个字需要8位地址码A7A0。其中(qzhng)高3位A7A5用于列译码输入，低5位A4A0用于行译码输入。A7A0=00100010时，Y1=1、X2=1，选中X2和Y1交叉的

10、字单元。010001 0 0共四十一页3.1.4 RAM动态(dngti)RAMPC机内存条共四十一页1DRAM的特点(tdin)（1）DRAM芯片的结构特点DRAM与SRAM一样，都是由许多基本存储元电路按行、列排列组成二维存储矩阵 DRAM芯片都设计成位结构形式，即每个存储单元只有一位数据位，一个芯片上含有若干字。如4K1位，8K1位，16K1位，64K1位或256K1位等 DRAM芯片集成度高，存储容量大，因而要求地址线引脚数量多 DRAM芯片常将地址输入信号分成两组，采用两路复用锁存方式(fngsh)，即分两次把地址送入芯片内部锁存起来，以减少引脚数量。共四十一页（2）DRAM的刷新刷

11、新就是不断地每隔一定时间（一般每隔2ms）对DRAM的所有单元进行读出，经读出放大器放大后再重新写入原电路中，以维持电容上的电荷，进而(jn r)使所存信息保持不变对DRAM的刷新是按行进行的，每刷新一次的时间称为刷新周期。从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍所用的时间间隔称为最大的刷新时间间隔，一般为2ms。1DRAM的特点(tdin)共四十一页FPM DRAMEDO DRAMSDRAMDDRDRDRAM3.1.4 RAM和ROM -PC机内存条共四十一页PC机内存条1FPM DRAM（Fast Page Mode DRAM，快速页面模式内存）把连续的内存块以页的形式

12、来处理(chl)。即CPU所要读取的数据是在相同的页面内时，CPU只要送出一个行地址信号。2EDO DRAM（Extended Data Out DRAM,扩展数据输出内存）和FPM的基本制造技术相同，在缓冲电路上有所差别，在本周期的数据传送尚未完成时，可进行下一周期的传送。3SDRAM（Synchronous Burst DRAM, 同步突发内存）采用了多体存储器结构和突发模式，为双存储体结构，也就是有两个存储阵列，一个被CPU读取数据时，另一个已经做好被读取的准备，两者相互自动切换。4DDR（Double Data Rate, 双倍数据速率）SDRAM传统的SDRAM内存只在时钟周期的上升

13、沿传输指令、地址和数据，而DDR SDRAM内存的数据线有特殊的电路，可以让它在时钟的上下沿都传输数据。5DRDRAMDRDRAM的接口工作频率为400MHz，由于它能在时钟信号的上升沿和下降沿各传输一次数据，因此数据传输的频率实际上为800MHz，其峰值传输速率可以达到1.6GB/s。共四十一页3.1.4 RAM和ROM- 只读存储器(1) EPROM(2) 快速(kui s)擦写存储器共四十一页1编程和擦除过程(guchng)EPROM是一种可由用户进行编程并可用紫外光擦除的只读存储器。EPROM的编程过程实际上就是对某些单元写入“0”的过程。采用的办法是：在管子的漏极加一个高电压，使漏区

14、附近的PN结雪崩击穿，在短时间内形成一个大电流，一部分热电子获得能量后将穿过绝缘层，注入浮置栅。擦除的原理与编程相反，通过向浮置栅上的电子(dinz)注入能量，使得它们逃逸。共四十一页2. 快速(kui s)擦写存储器闪存的特点(tdin)闪存的应用快速擦写存储器（Flash Memory）也称为闪速存储器从原理上看，FLASH Memory属于ROM型存储器，但是它可以随时改写信息；从功能上看，它又相当于RAM。共四十一页1闪存的特点(tdin)（1）按区块（Sector）或页面（Page）组织(zzh) 可进行整个芯片的擦除和编程操作外，还可以进行字节、区块或页面的擦除和编程操作 （2）可

15、进行快速页面写入 CPU可以将页数据按芯片存取速度（一般为几十到200ns）写入页缓存，再在内部逻辑的控制下，将整页数据写入相应页面，大大加快了编程速度。 （3）内部编程控制逻辑 当编程写入时，由内部逻辑控制操作，CPU可做其他工作。CPU可以通过读出验证或状态查询获知编程是否结束，从而提高了CPU的效率。（4）在线系统编程能力 擦除和写入都无需把芯片取下 （5）软件和硬件保护能力 可以防止有用数据被破坏 共四十一页2闪存的应用(yngyng)目前闪存主要用来构成存储卡，以代替软磁盘。已大量用于便携式计算机、数码相机、MP3播放器等设备中。U盘往往内部包括了处理芯片和Flash memory，

16、之所以可以(ky)在比较低的单电源条件下工作，因为芯片内部往往有电荷泵（charge pump ）用于提升电压，以满足在擦除和写入时对高电压的要求。共四十一页3.1.5 高速缓冲存储器Cache 1. Cache工作原理 现在微机中均设置有一级高速缓存(L1 Cache)和二级高速缓存(L2Cache)Cache内容只是主存中部分存储数据块的副本，它们以块为单位一一对应 Cache使CPU访问内存的速度大大加快(ji kui)。二级缓存存储系统的基本结构如图所示。 共四十一页3.1.5 高速缓冲存储器Cache （续）1. Cache工作原理（续） 判断：访问存储器时，CPU输出访问主存的地址

17、，经地址总线送到Cache的主存地址寄存器MA，主存-Cache地址转换机构从MA获得地址并判断该单元的内容是否已经在 Cache中存储？命中：如在则称为“命中”，立即把访问地址转换成其在Cache中的地址，随即访问Cache存储器。未命中：如果被访问的单元内容不在Cache中，称为“未命中”，CPU直接访问主存，并将包含该单元的一个存储块的内容及该块的地址信息装入Cache中；否则置换若Cache已满，则在替换控制部件控制下，按某种置换算法(sun f)，将从主存中读取的信息块替换Cache中原来的某块信息。共四十一页3.1.5 高速缓冲存储器Cache（续） 2. Cache基本操作 高速

18、缓存操作的具体实现途径：CPUCache主存。CPUCache之间按行传输，一般一行为连续的256bit，即32个字节； Cache主存之间按页（又称块）传输，页的大小与Cache主存 之间地址映射方式相关，通常为256个字节的整数倍。（1）读操作 命中(mngzhng)Cache：则从Cache中读出数据送上数据总线，并立即进行下一次访问操作； 未命中Cache：CPU就从主存中读出数据，同时Cache替换部件把被读单元所在的存储块从主存拷贝到Cache中。共四十一页3.1.5 高速缓冲存储器Cache（续）（2）写操作 三种Cache写入方法 通写（Write-Through） 每次写入C

19、ache的同时也写入主存，使主存与Cache对应单元的内容始终保持一致。不会造成数据丢失，影响工作速度。 改进通写（Improve Write-Through） 若Cache写入后紧接着进行的是读操作，那么在主存写入完成前即让CPU开始下一个操作，这样就不致于造成时间上的浪费。 回写（Write-Back） 只是在相应内容被替换出Cache时才考虑向主存回写：Cache行数据只要在它存在期间发生(fshng)过对它的写操作，那么在该行被覆盖（替换出Cache）前必须将其内容写回到对应主存位置中；如果该行内容没有被改写，则其内容可以直接淘汰，不需回写。这种方法的速度比通写法快，被普遍采用。共四十

20、一页3.1.5 高速缓冲存储器Cache （续）3. 地址映射直接映射将主存中的块号(块地址)对Cache中的块数(块的总数)取模，得到其在Cache中的块号。相当于将主存的空间按Cache的大小分区，每个区内相同的块号映射到Cache中的同一块号。 优点：直接映射最简单，块调入Cache时不涉及替换策略问题，地址变换速度快。 缺点：块冲突概率高，当程序反复访问冲突块中的数据时，Cache命中率急剧下降，Cache中有空闲块也无法(wf)利用。共四十一页3. 地址映射（2） 全相联映射 主存中的每个块可映射到Cache中任意一个块的位置上 优点具有(jyu)相当高的Cache命中率 缺点查找速

21、度慢，数据块调入时存在复杂的替换策略问题全相联映射的对应关系。共四十一页3. 地址映射（续）（3） 组相联映射 将Cache和主存各自分为若干组，各组之间采用(ciyng)直接映射，组内各块之间采用(ciyng)全相联映射 特点：主存的某一存储块可调入Cache中一个对应组内的任意块中 是全相联映射和直接映射的一种折中 组数为1时就成了直接映射;分组数和块数相等时就成了全相联映射 组相联映射的对应关系如图所示 共四十一页4. 替换(t hun)规则 替换规则应尽量使被替换下的块在下一时间段内最少用到。 （1）先进先出规则FIFO FIFO规则总是把最先调进Cache的数据块替换出去。（2）近期

22、最少使用规则LRU LRU(Least Recently Used)规则是将Cache中近期使用最少的信息块替换出去。 LRU规则需要随时记录(jl)Cache中各个块的使用情况，以确定哪个块是近期使用最少的块。 LRU的命中率比FIFO高；加大分组容量，能提高LRU规则的命中率。共四十一页3.2 存储器组织(zzh)与管理 3.2.1 存储器组织1. 存储单元的编址与访问存储单位：位是二进制数的最基本单元，也是存储器最小的存储单元。绝大多数计算机把一个字节（8位二进制数）作为一个存储单位，也有的计算机把一个二进制数作为一个整体来存储，称之为存储字，存储字的位数随计算机而异，例如16位（2个字

23、节）或32位（4个字节）。计算机内存通常以字节为单位编址，即字节是最小编址单位，相邻单元存放字的相邻字节。存放方案：若一个字由4个字节组成(z chn)，分别用B3（最高有效字节）、B2、B1、B0（最低有效字节）表示。在字节编址的计算机中，规则存放字的地址总是等于4的整数倍。共四十一页低端方案：假如字的存储地址为N，那么B3、B2、B1和B0的存放地址依次为N+3、N+2、N+1和N，即字地址等于最低有效字节地址。 低端方案为80 x86系列、DEC VAX等计算机所采用。高端方案：B3、B2、B1和B0存放的地址分别为N、N+1、N+2和N+3，即字地址等于最高有效字节地址。高端方案为IB

24、M 360/370、Motorola 6800等计算机采用。规则存放：不管哪种方案，存储单元(cn ch dn yun)按字节编址，字的地址总是等于4（组成字的字节数）的整数倍。3.2 存储器组织(zzh)与管理 共四十一页3.2.1 存储器组织(zzh)（续）计算机中要存放的数据(shj)是多种多样的，它们的长度不一定相同。例如数据字长为32位的计算任务中要读写的数据可能有8位（字节）、16位（半字）、32位（单字）和64位（双字）。一次可存取64位的计算机系统如何存放这些数据呢？右图给出了三种存放方法。共四十一页3.2.1 存储器组织(zzh)（续）1. 存储单元的编址与访问（续）图(a)的方法节省存储空间，但浪费访问时间。4种不同长度的8个数据一个紧挨一个存放，存储空间无浪费；