各种电平的匹配等

1、LVDS、PECL和CML介绍2009-05-1414:04:59|分类：默认分类|标签：|字号大中小订阅标签：无标签【转】LVDS、PECL禾口CML介紹LVDS、PECL和CML介绍2007-10-2910:28摘要：随着高速数据传输业务需求的增加，如何高质量的解决高速IC芯片间的互连变得越来越重要。低功耗及优异的噪声性能是有待解决的主要问题。芯片间互连通常有三种接口：PECL(PositiveEmitter-CoupledLogic)、LVDS(Low-VoltageDifferentialSignals)、CML(CurrentModeLogic)。在设计高速数字系统时，人们常会遇到不

2、同接口标准芯片间的互连，为解决这一问题，我们首先需要了解每一种接口标准的输入输出电路结构，由此可以知道如何进行直流偏置和终端匹配。本文介绍了高速通信系统中PECL、CML和LVDS之间相互连接的几种方法，并给出了Maxim产品的应用范例。1摘要随着高速数据传输业务需求的增加，如何高质量的解决高速IC芯片间的互连变得越来越重要。低功耗及优异的噪声性能是有待解决的主要问题。芯片间互连通常有三种接口：PECL(PositiveEmitter-CoupledLogic)、LVDS(Low-VoltageDifferentialSignals)、CML(CurrentModeLogic)。在设计高速数字

3、系统时，人们常会遇到不同接口标准芯片间的互连，为解决这一问题，我们首先需要了解每一种接口标准的输入输出电路结构，由此可以知道如何进行直流偏置和终端匹配。本文介绍了高速通信系统中PECL、CML和LVDS之间相互连接的几种方法，并给出了Maxim产品的应用范例。2PECL接口PECL由ECL标准发展而来，在PECL电路中省去了负电源，较ECL电路更便于使用。PECL信号的摆幅相对ECL要小，这使得该逻辑更适合于高速数据的串行或并行连接。PECL标准最初由Motorola公司提出，经过很长一段时间才在业内推广开。2.1PECL接口输出结构PECL电路的输出结构如图1所示，包含一个差分对管和一对射随

4、器。输出射随器工作在正电源范围内，其电流始终存在，这样有利于提高开关速度。标准的输出负载是接50电阻至VCC-2V的电平上，如图1所示，在这种负载条件下，OUT+与OUT-的静态电平典型值为VCC-1.3V,OUT+与OUT-输出电流为14mA。PECL结构的输出阻抗很低，典型值为4-5，这表明它有很强的驱动能力，但当负载与PECL的输出端之间有一段传输线时，低阻抗造成的失配将导致信号时域波形的振铃现象。OUT-!iPECLTermination图1.PECL接口输出结构2.2PECL接口输入结构PECL输入结构如图2所示，它是一个具有高输入阻抗的差分对。该差分对共模输入电压需偏置到(b)Wi

5、thouton-chipbinsingVCC-1.3V,这样允许的输入信号电平动态范围最大。Maxim公司的PECL接口有两种形式的输入结构，一种是在芯片上已加有偏置电路，如MAX3885,另一种则需要外加直流偏置，如MAX3867、MAX3675图2.PECL接口输入结构表I中给出了Maxim公司PECL接口输入输出的具体电气指标。ParameterConditionsMinTypeMaxVCC-1.025VCC-1.025VCC-0.88OutputHighVoltageTA=-40CVCC-1.085VCC-0.88TA=0Cto+85CVCC-1.81VCC-1.62OutputLow

6、VoltageTA=-40CVCC-1.83VCC-1.55InputHighVoltageVCC-1.16VCC-0.88InputLowVoltageVCC-1.81VCC-1.48表I.PECL输入和输出规格UnitsVVVVVV在+5.0V和+3.3V供电系统中，PECL接口均适用，+3.3V供电系统中的PECL常被称作低压PECL,简写为OC)图5.CML输入电路匹配表II以MAX3831/MAX3832为例列出了CML器件的输入输出技术参数表II.CML输入和输出规格（负载=50W至VCC）PARAMETERCONDITIONMINTYPMAXUnitsDifferentialOu

7、tputVoltage6408001000mVp-pOutputCommonModeVoltageVCC-0.2VSingle-EndedInputVoltageRangeVISVCC-0.6VVCC+0.2VVDifferentialInputVoltageSwing4001200mVp-p注：Maxim不同产品CML输入灵敏度不同，如MAX3875、MAX3876。4LVDS接口LVDS用于低压差分信号点到点的传输，该方式有三大优点，使其更具有吸引力。A)LVDS传输的信号摆幅小，从而功耗低，一般差分线上电流不超过4mA，负载阻抗为100。这一特征使它适合做并行数据传输。B)LVDS信号摆

8、幅小，从而使得该结构可以在2.5V的低电压下工作。C)LVDS输入单端信号电压可以从0V到2.4V变化，单端信号摆幅为400mV,这样允许输入共模电压从0.2V到2.2V范围内变化，也就是说LVDS允许收发两端地电势有1V的落差。4.1LVDS接口输出结构Maxim公司LVDS输出结构在低功耗和速度方面做了优化，电路如图6所示。电路差分输出阻抗为100门，表III列出了其它一些指标。图6.LVDS接口输出结构4.2LVDS接口输入结构LVDS输入结构如图7所示，IN+与IN-输入差分阻抗为100W，为适应共模电压宽范围内的变化，输入级还包括一个自动电平调整电路，该电路将共模电压调整为一固定值，

9、该电路后面是一个施密特触发器。施密特触发器为防止不稳定，设计有一定的滞回特性，施密特后级是差分放大器。IN-+IN-SCH1MITTTREGGER图7.LVDS接口输入结构ADA卩TIVELEVELSHIFTER表III总结了Maxim公司LVDS输入与输出技术指标(MAX3831,MAX3821和MAX3890)PARAMETEROutputHighVoltageOutputLowVoltageDifferentialOutputVoltageChangeinMagnitudeofDifferentialOutputforComplementaryStatesOffsetOutputVolt

10、ageChangeinMagnitudeofOutputOffsetVoltageforComplementaryStatesDifferentialOutputImpedanceOutputCurrentOutputCurrentInputVoltageRangeDifferentialInputVoltageInputCommon-ModeCurrentThresholdHysteresisDifferentialInputImpedance5接口互连SYMBOLCONDITIONMINTYPMAXUNITSVOH1.475VVOL0.925xxx|Vod|250400mV巴|Vod|25

11、mV1.1251.275V乙|Vos|25mV80120Shorttogether12mAShorttoGND40mAVi02.4V|Vid|LVDSInput100mVVOS=350liA1.2V70mVRin85100115表III.LVDS输入和输出规格5.1CML到CML的连接如果接收器与发送器之间采用相同的VCC电源,CML驱动器输出可以直流耦合到CML接收器输入,无需额外的元件。如果接收器与发送器采用不同的电源，系统需要用交流图11.PECL与PECL之间的交流耦合VccR2+R3R2和R3的选择应考虑如下几点：PECL输入直流偏压应固定在VCC-1.3V；(2)输入阻抗应等于传输

12、线阻抗；(3)低功耗；(4)外围器件少。最常用的就是图11中的两种。在图11(a)中，R2和R3的选择应满足下面方程组：Kcc-|.3r,and尺2片/?3=5旳求解得到：R2=820andR3=,130Qfi叮+3.3VsupplyandR2=CiNiJandR3=IKQS1for+5,0Vsupply图11(a)的缺陷是：由终端网络引起的功耗较大。如果系统对于功耗要求较高，可以采用图11(b)所示电路。这时，我们需要满足：=：FgI”3$and/?2/?3/5OQ=5OS2解得:R2=2.7k2andR3=4.3kQ血叮+3.3VsupplyR2=工7Id】andR3=7.SkL2for+

13、5,0VsupplyPECL的输出共模电压需固定在VCC-1.3V,在选择直流偏置电阻(R1)时仅需该电阻能够提供14mA到地的通路，这样R1=(VCC-1.3V)/14mA。在+3.3V供电时，R1=142门，+5.0V供电时，R1=270门。然而这种方式给出的交流负载阻抗低于50，在实际应用中，+3.3V供电时，R1可以从142到200之间选取，+5.0V供电时，R1可以从270到350门之间选取，原则是让输出波形达到最佳。可以通过两种方式进一步改善PECL的终端匹配：(1)增加一个与耦合电容串联的电阻，使得PECL驱动器端的等效交流阻抗接近50；(2)添加一个与R1串联的电感，使交流阻抗

14、受控于接收器阻抗，与R1无关。LVDS与LVDS的连接因为LVDS的输入与输出都是内匹配的，所以LVDS间的连接可以如图12中那样直接连接。图12.LVDS与LVDS的连接6LVDS，PECL，CML间的互连在下面的讨论中，假设采用+3.3VPECL。LVPECL至【JCML的连接LVPECL与CML之间的耦合方式可以是交流方式，也可以是直流方式。交流耦合情况LVPECL到CML的一种连接方式就是交流耦合方式，如图13所示。在LVPECL的两个输出端各加一个到地的偏置电阻，电阻值选取范围可以从142门到200门。如果LVPECL的输出信号摆幅大于CML的接收范围，可以在信号通道上串一个25的电

15、阻，这时CML输入端的电压摆幅变为原来的0.67倍。图13.LVPECL与CML之间的交流耦合6.1.2直流耦合情况在LVPECL到CML的直流耦合连接方式中需要一个电平转换网络，如图14中所示。该电平转换网络的作用是匹配LVPECL的输出与CML的输入共模电压。一般要求该电平转换网络引入的损耗要小，以保证LVPECL的输出经过衰减后仍能满足CML输入灵敏度的要求；另外还要求自LVPECL端看到的负载阻抗近似为50门。下面以LVPECL驱动MAX3875的CML输入为例说明该电平转换网络。图14.LVPECL与CML之间的电阻网络（MAX3875）下面是该电阻网络必须满足的方程：R2VccOp

16、encircuitThevtiinequivakntvoliageZin=RliKIM(丘3十50Q)=50Q(2)TlicvcnincquLYalcntresistance攻匸代3十旦，（败（一1J卜J（50Q+R3）(3)(AssumingV=VrectM=(Vcc-l.3V)=W+50)-042(4)（注：假定LVPECL的最小差分输出摆幅为1200mV,而MAX3875的输入灵敏度为50mV,这样电阻网络的最小增益必须大于50mV/400mV=0.042。）求解上面的方程组，我们得到R1=215门，R2=82.5门，R3=274门（标准值的1%）,VA=1.35V,VB=3.11V，增

17、益=0.147,ZIN=49。把LVPECL输出与MAX3875输入连接好，实测得：VA=2.0V,VB=3.13V。LVPECL到MAX3875的直流耦合结构如图15所示，对于其它的CML输入，最小共模电压和灵敏度可能不同,读者可根据上面的考虑计算所需的电阻值。图15.LVPECL与CML之间的直流耦合(MAX3875)6.2CML至【JLVPECL的连接图16给出了CML到LVPECL三种交流耦合解决方案。(c)LVPECLwith,ort-tliiphLgh-impdiaccbiding图16.CML与LVPECL之间的交流耦合LVPECL至【JLVDS的连接6.3.1直流耦合情况LVP

18、ECL到LVDS的直流耦合结构需要一个电阻网络，如图17中所示，设计该网络时有这样几点必须考虑：首先，我们知道当负载是50门接到VCC-2V时，LVPECL的输出性能是最优的，因此我们考虑该电阻网络应该与最优负载等效；然后我们还要考虑该电阻网络引入的衰减不应太大，LVPECL输出信号经衰减后仍能落在LVDS的有效输入范围内。注意LVDS的输入差分阻抗为100门，或者每个单端到虚拟地为50W（图7所示），该阻抗不提供直流通路，这里意味着LVDS输入交流阻抗与直流阻抗不等。LVPECL到LVDS的直流耦合所需的电阻网络需满足下面方程组：(I)如=_0.7肥十（用3处图17.LVPECL与LVDS之

19、间的直流耦合考虑VCC=+3.3V情况，解上面的方程组得到：R1=182，R2=47.5，R3=47.5,VA=1.13V,RAC=51.5门，RDC=62.4，增益=0.337。通过该终端网络连接LVPECL输出与LVDS输入时，实测得VA=2.1V，VB=1.06V。假定LVPECL差分最小输出电压为930mV,在LVDS的输入端可达到313mV，能够满足LVDS输入灵敏度要求。考虑信号较大时，如果LVPECL的最大输出为1.9V,LVDS的最大输入电压则为640mV，同样可以满足LVDS输入指标要求。6.3.2交流耦合情况LVPECL到LVDS的交流耦合结构如图18所示，LVPECL的输

20、出端到地需加直流偏置电阻（142到200呵，同时信号通道上一定要串接50电阻，以提供一定衰减。LVDS的输入端到地需加5.0k电阻，以提供共模偏置。(3)图18.LVPECL与LVDS之间的交流耦合LVDS至【JLVPECL的连接LVDS与LVPECL之间的直流和交流耦合需要进行几项匹配。6.4.1直流耦合情况LVDS与LVPECL之间采用直流耦合结构时，需要加一个电阻网络，如图19所示。该电阻网络完成LVDS输出电平（1.2V）到LVPECL输入电平（VCC-1.3V）的转换。由于LVDS的输出是以地为参考，而LVPECL的输入是以VCC为参考，这需要在构建电平转换网络时注意LVDS的输出不会对供电电源的