《场效应管放大电路》教学课件

1、4场效应管放大电路引言第1页，共90页。8/3/20221第四章场效应管(FET)的特点： 体积小、重量轻、耗电省、寿命长；输入阻抗高、噪声低、热稳性好、抗辐射能力强、制造工艺简单。主要用途：大规模和超大规模集成电路。分类：结型场效应管(JFET)、金属-氧化物-半导体场效应管第2页，共90页。8/3/20222第四章特点：只有一种载流子参与导电(电子或空穴)。本节要掌握的主要内容：了解FET的结构、基本工作原理、特性曲线、主要参数、基本放大原理。第3页，共90页。8/3/20223第四章4.1JFET 4.1.1JFET的结构和工作原理 1.结构 N沟道JFET的结构示意图如图4.1.1(a

2、)所示。图(b)为其电路符号，图(c)为实际的N沟道JFET的结构剖面图。 P沟道JFET的结构示意图如图4.1.2所示。第4页，共90页。8/3/20224第四章第5页，共90页。8/3/20225第四章第6页，共90页。8/3/20226第四章第7页，共90页。8/3/20227第四章2.工作原理以N沟道JFET为例，分析JFET的工作原理。N沟道JFET 工作时，vGS0,使N沟道中的多数载流子(电子)在电场的作用下，由源极向漏极运动，形成iD， iD 的大小受vGS的控制。第8页，共90页。8/3/20228第四章因此，讨论JFET的工作原理就是讨论vGS对iD的控制作用和vDS对iD

3、的影响。(1) vGS对iD的控制作用 如图4.1.3所示。a. vDS0，导电沟道不变，如图4.1.3a 。 b.当vGS由零向负值增大时，在反偏电压vGS作用下，两个PN结的耗尽层(即耗尽区)将加宽，使导电沟道变窄，沟道电阻增大，如图4.1.3b。转11第9页，共90页。8/3/20229第四章第10页，共90页。8/3/202210第四章 c. 当vGS的绝对值进一步增大到某一定值 时，两侧耗尽层将在中间合拢，沟道全部被夹断，如图4.1.3c所示。此时漏源极间的电阻将趋于无穷大，相应的栅源电压称为夹断电压VP（也有的用vGS（off） 表示的）。转13第11页，共90页。8/3/2022

4、11第四章第12页，共90页。8/3/202212第四章上述分析表明：改变vGS的大小，可以有效的控制沟道电阻(宽度)的大小。如果在漏源之间加上固定正向电压vDS，即可控制由漏极流向源极的电流iD的大小。第13页，共90页。8/3/202213第四章(2)vDS对iD的影响如图4.1.4所示。a.当vDS =0时，沟道如图4.1.4a所示，并有iD =0，这是容易理解的。b.但随着vDS 逐渐增加，由于沟道自漏到源存在着电位梯度，耗尽层也愈向N型半导体中心扩展，使靠近漏极处的导电沟道比靠近源极要窄，导电沟道呈楔形，如图4.1.4b所示。 转17第14页，共90页。8/3/202214第四章第1

5、5页，共90页。8/3/202215第四章转20转21第16页，共90页。8/3/202216第四章另外，增加vDS，虽然产生了阻碍漏极电流iD提高的因素。但在vDS较小时，导电沟道靠近漏端区域仍较宽，这时阻碍的因素是次要的，故iD随vDS 升高几乎成正比地增大，构成如图4.1.5a所示曲线(图4.1.5为FET的输出特性，其定义见4.1.2节)的上升段。转19第17页，共90页。8/3/202217第四章转19第18页，共90页。8/3/202218第四章c.当vDS继续增加，使漏栅间的电位差加大，靠近漏端电位差最大，耗尽层也最宽。当两耗尽层在A点相遇时(图4.1.4c)，称为预夹断，此时，

6、 A点耗尽层两边的电位差用夹断电压VP来描述。由于vGS=0，故有vGD vDSVP。当vGS 0时，在预夹断点A处VP与vGS、 vDS之间有如下关系：vGD = vGS - vDS VP (4.l.1)第19页，共90页。8/3/202219第四章图4.1.4c所示的情况，对应于图4.1.5a中iD达到了饱和漏极电流IDSS， IDSS下标中的第二个S表示栅源极间短路的意思。 d.沟道一旦在A点预夹断后，随着vDS上升，夹断长度会略有增加，亦即自A点向源极方向延伸(如图4.1.4d所示)。第20页，共90页。8/3/202220第四章但由于夹断处场强也增大，仍能将电子拉过夹断区(实即耗尽层

7、)，形成漏极电流，这和NPN型BJT在集电结反偏时仍能把电子拉过耗尽区基本上是相似的。在从源极到夹断处的沟道上，沟道内电场基本上不随vDS改变而变化。所以，iD基本上不随vDS 增加而上升,漏极电流趋于饱和。第21页，共90页。8/3/202221第四章如果FET栅源极之间接一可调负电源，由于栅源电压愈负，耗尽层愈宽，沟道电阻就愈大，相应的iD就愈小。因此，改变栅源电压vGS可得一族曲线，如图4.1.5b所示。由于每个管子的VP为一定值，因此，从式(4.1.1)可知，预夹断点随vGS 的改变而变化，它在输出特性上的轨迹如图4.1.5b中左边虚线所示。第22页，共90页。8/3/202222第四

8、章第23页，共90页。8/3/202223第四章分析表明：在0vDSVp(预加断)之后， iD 趋于饱和，vDS再增加， iD 变化不大。(3)结论(P160)：JFET栅极与导电沟道之间的PNJ是反向偏置的，因此，iG0，管子的输入电阻很高。第24页，共90页。8/3/202224第四章JFET是电压控制电流器件，iD受vGS的控制。预夹断前，iD 与vDS呈线性关系；预夹断后，iD趋于饱和。P沟道JFET工作时，其电源极性与N沟道JFET的电源极性相反，工作原理基本相同。第25页，共90页。8/3/202225第四章4.1.2JFET的特性曲线1.输出特性如图4.1.5(b)所示。区为可变

9、电阻区，此区，iD受vGS的控制。区为饱和区或恒流区，FET作为放大器件时，一般就工作在此区，所以，区又称之为线性放大区。此区， iD 基本不受vGS 和vDS的控制。转28第26页，共90页。8/3/202226第四章转29第27页，共90页。8/3/202227第四章区为击穿区，此区，由于PNJ所受的反向电压过高，而使PNJ发生雪崩击穿。2.转移特性如图4.1.6所示。iD = f (vGS) =C转移特性曲线可以从输出特性曲线上获得。3.主要参数(参阅P162163)第28页，共90页。8/3/202228第四章(1)夹断电压VP 由式(4.1.1)和图4.1.4c知，当vGS0时，vD

10、S VP 。但实际测试时， 通常令vDS 为某一固定值(例如10V)，使iD等于一个微小的电流(例如50A)时，栅源之间所加的电压称为夹断电压。从物理意义上来说，这时相当 于图4.1.4d中的夹断点延伸到靠近源极，达到全夹断状态。第29页，共90页。8/3/202229第四章考虑到靠近源端纵向电位差接近于零，源端耗尽层两边的电位差可认为是vGS，所以此时有vGSVP。(2)饱和漏电流IDSS 在vGS0的情况下，当vDSIVPI时的漏极电流称为饱和漏电流IDSS。通常令vDS10V， vGS0V时测出的iD就是IDSS。在转移特性上，就是vGS0 时的漏极电流(见图4.1.6a)。 第30页，

11、共90页。8/3/202230第四章第31页，共90页。8/3/202231第四章对于JFET来说，IDSS也是管子所能输出的最大电流。(3)最大漏源电压V(BR)DS V(BR)DS是指发生雪崩击穿、iD开始急剧上升时的vDS值。由于加到PN结上的反向偏压与vGS 有关，因此vGS 愈负， V(BR)DS越小。第32页，共90页。8/3/202232第四章(4)最大栅源电压V(BR)GS V(BR)GS 是指输入PN结反向电流开始急剧增加时的vGS值。(5)直流输入电阻RGS 在漏源之间短路的条件下，栅源之间加一定电压时的栅源直流电阻就是直流输入电阻RGS。第33页，共90页。8/3/202

12、233第四章(6)低频互导(跨导)gm 在vDS等于常数时，漏极电流的微变量和引起这个变化的栅源电压的微变量之比称为互导(也称跨导)，即第34页，共90页。8/3/202234第四章互导反映了栅源电压对漏极电流的控制能力。互导gm是表征FET放大能力的一个重要参数，单位为mS或S。gm 一般在十分之几至几mS的范围内，特殊的可达100mS，甚至更高。值得注意的是，互导随管子的工作点不同而变，它是JFET小信号建模的重要参数之一。 第35页，共90页。8/3/202235第四章如果手头没有FET的特性曲线，则可利用式(4.1.2)和式(4.1.3)近似估算gm值，即第36页，共90页。8/3/2

13、02236第四章(7)输出电阻rd输出电阻rd说明了vDS对iD的影响，是输出特性某一点上切线斜率的倒数。在饱和区(即线性放大区)， iD 随vDS改变很小，因此rd的数值很大，一般在几十千欧到几百千欧之间。第37页，共90页。8/3/202237第四章(8)最大耗散功率PDM JFET的耗散功率等于vDS和iD的乘积，即PDM vDSiD ，这些耗散在管子中的功率将变为热能，使管子的温度升高。为了限制它的温度不要升得太高，就要限制它的耗散功率不能超过最大数值PDM 。显然， PDM 受管子最高工作温度的限制。 第38页，共90页。8/3/202238第四章除了以上参数外，JFET还有噪声系数

14、、高频参数、极间电容等其他参数。JFET的噪声系数很小，可达1.5dB以下。表4.1.1列出了几种典型的N沟道JFET的主要参数。第39页，共90页。8/3/202239第四章 4.2砷化镓金属-半导体场效应管(自学)第40页，共90页。8/3/202240第四章4.3金属-氧化物-半导体场效应管(MOSFET)4.3.1N沟道增强型MOSFET1.结构图4.3.1(a)所示，为N沟道增强型MOSFET的剖面示意图。(b)、(c)为电路符号。第41页，共90页。8/3/202241第四章第42页，共90页。8/3/202242第四章第43页，共90页。8/3/202243第四章2.工作原理(如

15、图4.3.2所示)a.vGS=0时，无导电沟道(如图4.3.2a)。b.vGSVT时，在绝缘层下方将感应出N型导电沟道(如图4.3.2b) 。VT：开启电压-在漏源电压作用下，开始导电时的栅源电压。c.当绝缘层下方感应出N型导电沟道后，在漏源之间加一正向电压，当vDS较小时，iD随着vDS的增大而迅速增大(如图4.3.2c) 。转39第44页，共90页。8/3/202244第四章第45页，共90页。8/3/202245第四章第46页，共90页。8/3/202246第四章第47页，共90页。8/3/202247第四章第48页，共90页。8/3/202248第四章d.当vDS较大时，近漏端导电沟道

16、将出现夹断现象，iD趋于饱和。3.特性曲线，如图4.3.3所示。4.参数(自学)5.特点：当vGS0时，没有导电沟道，只有当vGS 0且vGS VT(开启电压)时，才有导电沟道出现，而且随着vGS 的增大，导电沟道变宽。转41第49页，共90页。8/3/202249第四章第50页，共90页。8/3/202250第四章4.3.2N沟道耗尽型MOSFETN沟道耗尽型MOSFET与N沟道增强型MOSFET的区别在于在二氧化硅层中掺有大量的正离子，即使在vGS0时，源漏之间旧存在着导电沟道。如图4.3.4所示。4.3.3各种FET的特性比较及使用注意事项(自学)转43第51页，共90页。8/3/202

17、251第四章第52页，共90页。8/3/202252第四章4.4FET放大电路4.4.1 FET的直流偏置电路及静态分析1直流偏置电路FET与BJT放大电路比较（1）相同点：都要建立合适的Q点。（2）不同点：FET是电压控制器件，BJT是流控器件。因此它需要有合适的栅极电压。第53页，共90页。8/3/202253第四章通常FET放大电路的偏置形式有两种。现以N沟道耗尽型JFET为例说明如下：(1)自偏压电路 如图4.4.1a所示，和BJT的射极偏置电路相似，通常在源极接入源极电阻R，就可组成自偏压电路。转46第54页，共90页。8/3/202254第四章转61第55页，共90页。8/3/20

18、2255第四章考虑到耗尽型FET即使在vGS0时，也有漏源电流流过R，而栅极是经电阻Rg接地的，所以在静态时栅源之间将有负栅压vGS IDR。图中电容C对R起旁路作用，称为源极旁路电容。增强型FET只有栅源电压先达到某个开启电压VT时才有漏极电流ID，因此这类管子不能用于图4.4.1a所示自偏压电路。第56页，共90页。8/3/202256第四章(2)分压器式自偏压电路虽然自偏压电路比较简单，但当静态工作点决定后，VGS和ID就确定了，因而R选择的范围很小。分压器式自偏压电路是在图4.4.1a的基础上加接分压电阻后组成的，如图4.4.1b所示。第57页，共90页。8/3/202257第四章第5

19、8页，共90页。8/3/202258第四章漏极电源VDD经分压电阻Rg1和Rg2分压后，通过Rg3供给栅极电压VGRg2VDD/(Rgl+Rg2)，同时漏极电流在源极电阻R上也产生压降VsIDR，因此，静态时加在FET上的栅源电压为:第59页，共90页。8/3/202259第四章这种偏压电路的另一特点是适用于增强型管电路。2静态工作点的确定对FET放大电路的静态分析可以采用图解法或用公式计算，图解的原理和BJT相似。下面讨论用公式进行计算以确定Q点。由式(4.1.2)有：第60页，共90页。8/3/202260第四章分析图4.4.1a和b电路有：第61页，共90页。8/3/202261第四章故

20、确定Q点时：对图4.4.1a，可联立求解式(4.1.2)和式(4.4.1)；对图4.4.1b，可联立求解式(4.1.2)和式(4.4.2)。第62页，共90页。8/3/202262第四章例4.4.1 电路参数如图4.4.1b所示，Rg1=2M，Rg2=47k， Rdd30k， R=2k，VDD=18V，FET的Vp=一1V，IDSS0.5mA，试确定Q点。解：根据式(4.1.2)和式(4.4.2)有第63页，共90页。8/3/202263第四章第64页，共90页。8/3/202264第四章将上式中vGS的表达式代人iD的表达式，得 iD 0.5mA(1+0.42 iD )2解出iD =(0.9

21、5土0.64)mA，而IDSS=0.5mA， iD 不应大于IDSS，所以 iD IDQ0.31mA， vGS VGSQ0.42iD一0.22V， vDSVDSQ=VDD一ID(Rd十R) 8.1V。第65页，共90页。8/3/202265第四章如果管子的输出特性和电路参数已知，则可用图解法进行分析。4.4.2 FET放大电路的小信号模型分析法当输人信号很小，FET工作在线性放大区(即输出特性中的恒流区)时，可用小信号模型来分析。第66页，共90页。8/3/202266第四章1FET的小信号模型在4.1节已讨论了FET的互导gm和输出电阻rd。FET还可用第三个小信号参数来描述，称为电压放大系

22、数，它和gm 、 rd 有如下关系： gm rd (4.4.3)第67页，共90页。8/3/202267第四章据此和gm、rd的定义见式(4.1.3)和(4.1.5)，可导出是一个无量纲的数，同样可在特性曲线上求出。第68页，共90页。8/3/202268第四章如果用 gm 表示电压 控制的电流源，用rd表示电流源电阻，则作为双口有源器件的FET(图4.4.2a)，也可导出其小信号模型，如图4.4.2b所示。图中，输入电阻rgs，是栅源间的电阻，由于FET为电压控制器件，其值极大。转71第69页，共90页。8/3/202269第四章第70页，共90页。8/3/202270第四章当FET用在高频

23、或脉冲电路时，极间电容的影响不能忽略，这时FET需用高频模型(图4.4.2c)来表示。第71页，共90页。8/3/202271第四章第72页，共90页。8/3/202272第四章2应用小信号模型法分析FET放大电路如图4.4.3a所示，为FET共源放大电路。分析步骤和BJT电路相同。图4.4.3b为图4.4.3a所示电路的中频小信号模型，图中rd通常在几百千欧的数量级，一般负载电阻比rd小很多，故此时可以认为rd开路。第73页，共90页。8/3/202273第四章(1)中频电压增益第74页，共90页。8/3/202274第四章式(4.4.5)中的负号表示 反相，共源电路属倒相电压放大电路。 (2)输入电阻Ri=rgs /Rg3+(Rg1/ Rg2 )通常 rgs Rg3+(Rg1/ Rg2 )故 Ri Rg3+(Rg1/ Rg2) (4.4.6)第75页，共90页。8/3/202275第四章(3)输出电阻 RoRd (4.4.7) 例4.4.2 典型的共漏电路源极输出器如图4.4.4a所示，试求其中频电压增益Avm、输入电阻Ri和输出电阻Ro 。 解：图4.4.4a的中频小信号等效电路如图4.4.4b所示。 (1)中频电压增益转79第76页，共90页。8/3/202276第四章第77页，共90页。8/3/202277第四章第78页，共90页。8/3/20227