AD公司DDS芯片选型

1、概述随着微电子技术的飞速发展，目前高性能的D产品不断推出，主要有、c和等公司单片电路。公司推出了系列:、，其中的时钟频率为、分辨率为3美国公司也相继推出了他们的系列：系列；系列；、8、列可低以实现线性调频的、D98、列两、路正交输出的、98；面向测试与测量设备、无线基站以及安全通信设备等应用的9低功耗、低成本的9系列，具有低功耗，时钟速率、集成的位A片上、相位补偿、幅度控制和多芯片同步等功能，、带高速比较器的、带允许非线性相位频率扫描的；有内置高速比较器、和自动线性频率扫描的数字合成器件。以及和。公司的、两路直接数字合成器件、四路直接为核心的调制器8数字上变频器系列产品以其较高的性能价格比，目

2、前得到了极为广泛的应用应用。AD公司DDS芯片选型表型号时钟()调节字电源消耗电流输出电流输出电压时钟倍频比较器接口封装其它单无无串单是无串单无无并单无无并单无无串单无无串单无有串单无无串单无有并串单是有并串单是有并串单是有并串多无无并串多是无串单是无并串单是串多是有串单是无并串多单是无串多单是有串多单是无串多单是有串多无无串多是串多是串1DDS原理简介直接数字频率合成（）是从相位概念出发直接合成所需波形的一种频率合成技术。一个典型的直接数字频率合成器由相位累加器、加法器、波形存储O转换器和低通滤波器（）构成。的原理框图如图所示。累加器加法器加频率控制字相位控制字图原理框图输出参考时钟fc其中

3、为频率控制字、为相位控制字、fc为参考时钟频率、为相位累加器的字长、为数据位及转换器的字长。相位累加器在时钟fc的控制下以步长作累加，输出的位二进制码与相位控制字相加后作为波形的地址，对波形进行寻址，波形输出位的幅度码经转换器变成阶梯波，再经过低通滤波器平滑后就可以得到合成的信号波形。合成的信号波形形状取决于波形中存放的幅度码，因此用可以产生任意波形。这里只用实现正弦波的合成作说明介绍：）频率预置与调节电路被称为频率控制字，也叫相位增量。方程为f0fK/2N（f0为输出频率，fc为时钟频率）（）当时，输出最低频率（即频率分辨率）为fc，而的最大输出频率由采样定理决定，即fc,也就是说的最大值为

4、。因此，只要足够大，可以得到很小的频率间隔。要改变的输出频率，只要改变频率控制字即可。）相位累加器相位累加器由位加法器与位寄存器级联构成。每来一个时钟脉冲fc，加法器将频率控制字与寄存器输出的累加相位数据相加，再把相加后的结果送至寄存器的数据输入端。寄存器将加法器在上一个时钟作用后所产生的相位数据反馈到加法器的输入端；以使加法器在下一个时钟作用下继续与频率控制字进行相加。这样，相位累加器在时钟的作用下，进行相位累加。当相位累加器溢出时，就完成了一个周期的动作。3）控制相位的加法器通过改变相位控制字可以控制输出信号的相位参量。令相位加法器的字长为，当相位控制字由跃变到（H）时，波形存储器的输入为

5、相位累加器的输出与相位控制字之和，因而其输出的幅度编码相位会增加，从而使最后的输出的信号产生相移。）波形存储器用相位累加器输出的数据作为波形存储器的取样地址，进行波形的相位-幅值转换，即可在给定的时间上确定输出波形的抽样幅值。位的寻址相当于0的正弦信号离散成具有个样值的序列，若波形有位数据位，则个样值的幅值以位二进制数值固化在中，按照地址的不同可以输出相应的正弦信号的幅值。）转换器转换器的作用是把合成的正弦波数字量转换成模拟量。正弦幅度量化序列经转换后变成了包络为正弦波的阶梯波。需要注意的是，频率合成器对转换器的分辨率有一定的要求，转换器的分辨率越高，合成的正弦台阶数就越多，输出的波形的精度也

6、越高。）低通滤波器对输出的阶梯波进行频谱分析，可知中除了主频fo外，还存在分布在fc2两边土f0处的非谐波分量，幅值包络为辛格函数。因此，为了取出主频f0，必须在转换器的输出端接入截止频率为fc的低通滤波方器。2DDS技术的特点技术之所以具有如此广阔的发展应用前景，是与技术的特点分不开的。与直接式频率合成、间接式频率合成相比，直接数字频率合成具有下述优点。）频率切换时间短：的频率转换可以近似认为是即时的，这是因为它的相位序列在时间上是离散的，在频率控制字改变以后，要经一个时钟周期之后才能按照新的相位增量累加，所以也可以说它的频率转换时间就是频率控制字的传输时间，即一个时钟周期T1/fCik。如

7、果-k0转换时间即为当时钟频率进一步提高，转换时间将会更短，但再短也不能少于数门电路的延迟时间。目前，集成产品的频率转换时间可达的量级，这是目前常用的锁相频率合成技术无法做到的。）频率分辨率高：的最小频率步进量就是它的最低输出频率，即吋/f/Mf/2N00minclkclk（2）可见只要累加器有足够的字长，实现非常精密的分辨率没有多大的困难。例如可以实现、甚至的频率分辨率，而传统的频率合成技术要实现这样的频率分辨率十分困难，甚至是不可能的。）相位变化连续：改变输出频率实际上改变的是每次的相位增量，即改变相位的增长速度。当频率控制字改变后，它是在已有的积累相位上，再每次累加，相位函数的曲线是连续

8、的，只是在改变频率的瞬间其斜率发生了突变，因而保持了输出信号相位的连续性。这在很多对频率合成器的相位要求比较严格的场合非常有用。）具有低相位噪声和低漂移：系统中合成信号的频率稳定度直接由参考源的频率稳定度决定，合成信号的相位噪声与参考源的相位噪声相同。而在大多数系统应用中，一般由固定的晶振来产生基准频率，所以其具有极好的相位噪声和漂移特性。）易于集成、易于调整：中除了和滤波器之外，几乎所有的部件都属于数字信号处理器件，不需要任何调整。当然技术也有其不可避免的缺点。如：信号杂散比较丰富、输出信号的频带受限等，而这需要在算法或工艺上作进一步改进。下面对的有关性能予以介绍。由高速电路、数据输入寄存器

9、、频率相位数据寄存器、高速转换和比较器组成，内部结构如图所示。串行并行输入输入图内部结构图其中，高速电路又由位相位累加器和正弦查询表组成。正弦查询表内存储了一个周期正弦波的数字幅度信息，每个地址对应正弦波中范围的一个相位点。每送入一个时钟脉冲信号，查询表就把形成的地址信息映射成正弦波幅度信号，然后驱动转换器输出模拟量。系统时钟的最高频率可以达到。为了提高系统的电磁兼容能力，内部集成了一个倍频器，若外部接入的参考频率选用，则经过内部倍频后，系统时钟的频率相当于，由频率合成公式可计算出，在此频率下的最大分辨率为f二120,106/232Hz-0.03Hz（）0远超出本课题步进的要求。内部有个位输入数据寄存器，其中位用于装载频率控制字。单片机通过对位控制字的赋值可精确控制最终合成的信号频率fo，与fo之间的转换公式为fo二f，FSW/232（）相位控制字为=2Fn/25（Fn为相位控制字）（）频率控制字可通过并行方式或串行方式装入到。在并行装入方式中，需要向数据输入寄存器连续装入次数据。由于采用全数字技术，因而不可避免会存在杂散干扰，直接影响输出信号的质量。理想的输出频谱结构是以图函数为包络的离散谱线族，如ff,FSW/232,当丰时，其