EDA第1章 EDA技术概述

1、电子设计自动化 教师： XXX办公室： 1210 手机： 邮箱： 信息工程学院电子信息教研室EDA技术实用教程 科学出版社，潘松主编 天津大学出版社，赵雅兴主编 电子工业出版社，美Samir Palnitkar著 其他可编程器件方面的教材、文章等。教材及参考文献FPGA原理、设计与应用 Verilog HDL数字设计与综合本课程学习方法小议本课程前期基础课程是数字电路等课程 这方面掌握不够理想的请自己重新复习。本课程是一门实践性、应用性很强的学科 努力学好课堂知识的同时，更要培养动手能力。硬件/软件同样重要，不可偏废 硬件是基础，软件是外表及思想。预习、听课、复习、作业、实验环环都重要 掌握科

2、学的学习方法。课时分配（64学时） 课堂授课（48学时-2学时） 第1章 EDA技术概述 2学时 第2章 FPGA与CPLD的结构原理 4学时 第3章Verilog设计入门 4学时 第4章 EDA工具应用初步 4学时 第5章 Verilog设计深入 8学时 第6章 EDA工具应用深入 4学时 第8章 有限状态机设计技术 6学时 第7、9、10、11章 8学时 习题、复习 6学时 实验 （16学时） 8个实验第1章 EDA技术概述 自20世纪60年代以来，数字集成电路已经历了从SSI、MSI到LSI、VLSI的发展过程。20世纪70年代初以1K位存储器为标志的大规模集成电路（LSI）问世以后，微

3、电子技术得到迅猛发展，集成电路的集成规模几乎以平均每12年翻一番的惊人速度迅速增长。1.1 EDA技术及其发展7 标准逻辑器件微处理器与微控制器目前，有以下三种集成逻辑器件可供选用：包含：TTL74/54系列和CMOS4000/4500/74HC系列的器件。特点：中、小规模集成电路、速度快、型号系列齐全、厂家 众多、价格便宜。不足：实现复杂的逻辑功能时，电路庞大、连线增多、可靠 性降低。特点：大规模、超大规模集成电路、其性能已不能单凭器件 本身的电路结构评估，需要配备相应的软件才能形成 一个整体。不足：在某些对工作速度有特别要求的场合，此类器件的弱 点就表现出来。专用集成电路ASICASIC是

4、面向用户实用目的而专门设计的一种集成电路，其宗旨在于优化电路的性能，提高电路的集成度，增强电路芯片的接口能力，同时，其设计周期和开发成本又为用户能接受。通常电路逻辑功能复杂。包括：1. 标准单元2. 宏单元3. 门阵列4. 可编程逻辑器件PLD9 数字电路中由18片IC组成的数字钟数字电路中由18片IC组成的数字钟单片IC（单片机）电子钟CPLD技术及应用教学课件 12 单片IC（FPGA）电子钟三类器件的主要性能指标比较很好很好较差 开发工具支持较大较小较小 库存风险较难不难容易 使用难易程度长较短短 制造时间一般较好差 样品仿真能力较长不长短 开发时间较贵一般便宜 价格很好较好差 集成度一

5、般较好很好 速度专用集成ASIC微控制器标准逻辑器件 类型指标 基本概念 EDA电子设计自动化 ASIC专用集成电路 FPGA现场可编程门阵列 CPLD复杂可编程器件 GAL通用阵列逻辑 ISP在系统可编程 JTAG联合测试行动小组1. 电子设计自动化EDAEDAElectronic Design Automation概念由来电子设计自动化EDA是从CAD（计算机辅助设计）、CAM（计算机辅助制造）、CAT（计算机辅助测试）、CAE（计算机辅助工程）等概念发展而来。发展历程电子CAD阶段20世纪70年代，属EDA技术发展初期。利用计算机、二维图形编辑与分析的CAD工具，完成布图布线等高度重复性

6、的繁杂工作。典型设计软件如Tango布线软件。计算机辅助工程设计（CAE）阶段20世纪80年代初，出现了低密度的可编程逻辑器件（PAL和GAL），相应的EDA开发工具主要解决电路设计没有完成之前的功能检测等问题。 80年代后期，EDA工具已经可以进行初级的设计描述、综合、优化和设计结果验证。电子设计自动化（EDA）阶段去单功能电子产品开发转向系统级电子产品开发 （即SOCSystem On a Chip片上系统集成）。20世纪90年代，可编程逻辑器件迅速发展，出现功能强大的全线EDA工具。具有较强抽象描述能力的硬件描述语言（VHDL、Verilog HDL）及高性能综合工具的使用，使过EDA概

7、念发展EDA广义定义：半导体工艺设计自动化、 可编程器件设计自动化、 电子系统设计自动化、 印刷电路板设计自动化、 仿真与测试、故障诊断自动化 形式验证自动化统称为EDA工程EDA技术设计方法例如：设计一矩形波发生系统。传统数字设计方法CPU MCU8254EDA技术设计方法控制部分波形产生8254 芯片是一款使用十分广泛的可编程定时，计数芯片 传统方法与EDA方法比较传统方法EDA方法设计方法自下至上 （Bottom to Up)自上至下 （Top to Down)实现载体通用的逻辑元件CPLD/FPGA调试方法硬件设计的后期 仿真和调试系统设计的早期 仿真和修改设计途径硬件电路原理图多种设

8、计文件， 以 HDL描述文件为主实现方法手工实现自动实现. 至顶向下（Top-to-Down Design）设计方法. 至底向上设计方法首先确定可用的元器件，然后根据这些器件进行逻辑设计，完成各模块后进行连接，最后形成系统。自上而下是指将数字系统的整体逐步分解为各个子系统和模块，若子系统规模较大，则还需将子系统进一步分解为更小的子系统和模快，层层分解，直至整个系统中各个子系统关系合理，并便于逻辑电路级的设计和实现为止。自上而下设计中可逐层描述、仿真，保证满足系统指标。系统级设计模块A 模块B 模块C 模块A1 模块A3 模块A2 模块C1 模块C3 模块C2 模块B2 模块B1 EDA技术极大

9、地降低硬件电路设计难度，提高设计效率，是电子系统设计方法质的飞跃。EDA技术实现载体：CPLD/FPGA 描述方式：硬件描述语言HDL 设计方法：自上至下（Top to Down) 设计工具：开发软件、开发系统 硬件验证：实验开发系统1.2EDA技术实现目标 1.2EDA技术实现目标 1. 可编程逻辑器件 2. 半定制或全定制ASIC （1）门阵列ASIC （2）标准单元ASIC 3. 混合ASIC 1.3硬件描述语言Verilog HDL VHDL比VerilogHDL早几年成为IEEE标准；语法/结构比较严格，因而编写出的模块风格比较清晰；比较适合由较多的设计人员合作完成的特大型项目（一百

10、万门以上）。 Verilog HDL较多的第三方工具的支持语法结构比VHDL简单学习起来比VHDL容易仿真工具比较好使测试激励模块容易编写1.5 HDL综合从自然语言转换到Verilog HDL语言算法表述自然语言综合从算法表述转换到寄存器传输级（Register Transport Level，RTL）表述行为综合从RTL级表述转换到逻辑门(包括触发器)的表述逻辑综合从逻辑门表示转换到版图级表述(ASIC设计)，或转换到FPGA的配置网表文件， 版图综合或结构综合 1.5 HDL综合1.5 HDL综合1.5 HDL综合1.8 EDA设计流程 设计输入(原理图HDL文本编辑) 1. 图形输入

11、状态图输入波形图输入原理图输入在EDA软件的图形编辑界面上绘制能完成特定功能的电路原理图 2. HDL文本输入 将使用了某种硬件描述语言(HDL)的电路设计文本，如VHDL或Verilog的源程序，进行编辑输入。 综合 整个综合过程就是将设计者在EDA平台上编辑输入的HDL文本、原理图或状态图形描述，依据给定的硬件结构组件和约束控制条件进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述网表文件。 适配 将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件，如JEDEC、Jam格式的文件。 时序仿真与功能仿真 时序仿真 接近真实器件运行特性的仿真 功能仿真 直接对

12、VHDL、原理图描述或其他描述形式的逻辑功能进行测试模拟 编程下载 硬件测试 ASICApplication Specific Integrated Circuit专用集成电路专门限定的某一种或某几种特定功能的产品或应用而设计的芯片。基本概念ASIC分类全定制芯片内部各种掩膜全部是按特定功能专门制造， 用户不能更改。 半定制芯片内部预制好晶体管单元电路，只乘金属连线 层的掩膜有待按照具体要求进行设计和制造。 可编程用户可以用开发工具按照自己的设计对可编程器 件编程，以实现特定逻辑功能。1.9ASIC及其设计流程 降低了产品的成本。用ASIC来设计和改造电子产品大幅度地减少印制板的面积和接插件，

13、减低装配和调试费用 提高产品的可靠性 提高了产品的保密程度和竞争能力 降低了电子产品的功耗 提高电子产品的工作速度 大大减少了电子产品的体积和重量 工艺先进 用户可编程性及在系统升级 有利于芯片研发 ASIC主要特点一般ASIC设计的流程1.10 常用EDA工具 设计输入编辑器 HDL综合器 FPGA Compiler II、DC-FPGA综合器、Synplify Pro综合器、LeonardoSpectrum综合器和Precision RTL Synthesis综合器 仿真器 VHDL仿真器 Verilog仿真器 Mixed HDL仿真器 其他HDL仿真器 适配器 下载器1.11 Quartus II概述 1.12 IP核 IP就是知识产权核或知识产权模块的意思，在EDA技术开发中具有十分重要的地位。 软IP 是用Verilog/VHDL等硬件描述语言描述的功能块， 但是并不涉及用什么具体电路元件实现这些功能。 固IP是完成了综合的功能块。 硬IP提供设计的最终阶段产品：掩模。 软IP 固I