单片机原理及应用 第二章 MCS-51单片机的基本结构与工作原理

1、第二章 MCS-51单片机的基本结构与工作原理微机基本结构与工作原理计算机运算器控制器存储器输入设备输出设备 微处理器集成在一个芯片CPU存储器I/O设备存储器I/O接口AB地址总线DB数据总线CB控制总线微型机硬件结构示意图CPU微机基本结构与工作原理不同型号的微处理器有不同的内部结构，但在功能结构上具有相似性和共通性微处理器内部寄存器阵列 算术逻辑运算单元 控制器 浮点运算部件及高速缓冲存储器cache 通用寄存器和专用寄存器指令寄存器、指令译码器和各种定时与控制信号的产生电路 现代的微处理器中还集成了 微机基本结构与工作原理微机基本结构与工作原理地址总线20位控制总线数据总线16AHBH

2、CHDHALBLCLDLSPBPSIDICSDSSSESIP内部暂存寄存器暂存寄存器FREU控制系统123456总线控制逻辑数据总线16ALU通用寄存器8088指令队列8088/8086外部总线数据总线地址总线20位执行部件EU总线接口部件BIU16位控制总线EU控制系统ALUEU控制系统ALU数据总线16地址总线20位控制总线AXBXCXDX微机基本结构与工作原理微机基本结构与工作原理8088/8086 CPU寄存器组算术逻辑单元ALU 标志寄存器FR暂存器执行单元EU(Execution Unit)总线接口单元BIU(Bus Interface Unit)完成取指令和存取数据操作负责分析指

3、令和执行指令内部控制逻辑段寄存器（CS、SS、DS、ES）地址加法器指令队列输入/输出控制电路指令指针寄存器IP15 0AXBXCXDX通用寄存器AH ALBH BLCH CLDH DL8 7累加器基地址寄存器计数器数据寄存器堆栈指针寄存器基地址寄存器源变址寄存器目的变址寄存器SPBPSIDI专用寄存器1、算术逻辑单元ALU4、EU控制器2、寄存器组状态标志寄存器FR15 03、标志寄存器微机基本结构与工作原理标志寄存器的安排OFDFIFTFSFZFAFPFCF15 11 10 9 8 7 6 5 4 3 2 1 0进位标志奇偶标志半进位标志零标志符号标志中断标志单步标志溢出标志方向标志控制标

4、志状态标志FR寄存器微机基本结构与工作原理CSDSSSES代码段寄存器数据段寄存器堆栈段寄存器附加段寄存器段寄存器IP指令指针寄存器20位的地址加法器BIU总线控制逻辑1234566个字节的指令队列80884个字节微机基本结构与工作原理BIU和EU是并行工作的,按流水线技术原则管理4. 执行转移、调用和返回指令时，指令队列中的原有内容自动消除 BIU往指令队列中装入另一程序段中的指令8088中一个当8086指令队列中有两个空字节时,BIU自动把指令取到队列中2. EU从指令队列取指，执行。执行过程中如果要访问存储器或I/O, 而此时，BIU正在取指，完成取指后，响应EU的总线请求。3. 指令队

5、列已满，EU又没有总线访问，BIU进入空闲状态微机基本结构与工作原理20条地址线 寻址能力地址范围220=1M字节 00000FFFFFH19 0物理地址加法器段基址 偏移地址15 015 00000偏移地址段首地址00000H42320H42386H乘以16物理地址例：已知IP=66H,CS=4232HCS16=42320H段首址IP=66H偏移地址下一条指令物理地址微机基本结构与工作原理采用段寄存器的优点解决了16位寄存器如何访问大于64KB内存空间的问题可以实现程序的重定位物理地址：1MB存储区域中的实际地址（20位的地址）逻辑地址：程序中出现的地址，由段地址和段内偏移量组成（注：段地址

6、和段偏移量都是16位的二进制数）存储器管理就是将程序中的逻辑地址转换成物理地址的结构物理地址=段地址16+偏移量*同一物理地址可以有不同的段地址和偏移量对8086/8088而言微机基本结构与工作原理特殊的存储区域中断向量区：00000H003FFH 共1KB 用以存放256种中断类型的中断向量 每个中断向量占用4字节单色显示器显示缓冲区： B0000HB0F9FH约258024000字节，存放文本方式下所显示字符的ASCII码及属性码；彩色显示器的显示缓冲区： B8000HBBF3FH约16KB，存放图形方式下屏幕显示像素的代码。微机基本结构与工作原理工作模式最小工作模式：所有的总线控制信号都

7、 直接由8088/8086产生最大工作模式：8088/8086要通过总线控制器 8288来形成各种总线周期，控 制信号由8288供给MN / MX=VCCMN / MX=GND单CPU系统多CPU系统微机基本结构与工作原理取指令译码执行每条指令一系列控制信号指令周期：执行一条指令所需要的时间总线周期：CPU从存储器或I/O端口存取 一次所需要的时间（Bus Cycle）访问一次总线的时间分析执行每一条指令的时间不同一个基本的总线周期由4个T状态组成微机基本结构与工作原理是微机系统工作的最小时间单位时钟周期：系统完成任何操作所需要的时间，均是时钟周期的整数倍。取决于系统的主频率T状态微机基本结构

8、与工作原理CLKT1 T2 T3 T4总线周期8088CPU的主频率为5MHz，时钟周期（一个T状态）为200ns基本总线周期存储器读或写输入输出的读或写中断响应一个最基本的总线周期通常包括4个T状态微机基本结构与工作原理1. 两种模式下，名称和功能相同的32个引脚（2） AD15AD0 地址/数据复用总线，双向，三态 （ 8088中A15A8不复用，输出，三态）（3）A19/S6A16/S3，地址/状态线复用，输出，三态S4S3当前段寄存器0 0使用附加段寄存器0 1使用堆栈段寄存器1 0使用代码段寄存器1 1使用数据段寄存器（1）Vcc、GND单一电源、两个地微机基本结构与工作原理（4）

9、NMI，非屏蔽中断，输入（6）CLK，时钟信号，输入（7） RESET，复位信号，输入（至少保持4个时钟周期的高电平）CPU立即停止操作，清FR，DS，ES，SS、IP及指令队列。同时，置CS为FFFFH。当RESET变为低电平时，CPU从FFFF0H单元开始启动。牢记（5） RD，读信号，输出，三态，低电平有效 INTR，可屏蔽中断请求信号，输入1. 两种模式下，名称和功能相同的32个引脚微机基本结构与工作原理 （8） READY，准备好信号，输入=VCC最小工作方式（单CPU方式）=GND最大工作方式（多CPU方式）MN/MXMN/MX（10）MN/MX，最小/最大模式控制引脚，输入（9）

10、TEST，测试信号，输入，低电平有效（11） BHE/S7（8086） 高8位数据线允许/状态信息复用引脚，输出1. 两种模式下，名称和功能相同的32个引脚微机基本结构与工作原理 8086的存储器结构奇地址存储器偶地址存储器A0A19A1D7D0D15D8（34）512K*8512K*8D7D0D7D000005H00004H00003H00002H00001H00000H一个字BHE A0 0 0 字操作 0 1 奇地址高位字节 1 0 偶地址低位字节BHESELSEL微机基本结构与工作原理2. 最小工作模式的2431引脚（1）INTA（QS1）中断响应，输出，三态，低电平有效（3）DEN（

11、S0）数据允许信号，输出，三态，低电平有效括号中是最大工作模式下的引脚功能常用的地址锁存器有8282/8283 、 74LS373（2）ALE（QS0）地址锁存允许信号，输出，三态，高电平微机基本结构与工作原理（4）DT / R（S1）数据发送/接收控制，输出，三态（6）WR（LOCK）写信号，输出，三态，低电平有效（7）HOLD（RQ/GT0）请求占用总线信号，输入， 高电平有效（总线保持请求信号）（8）HLDA（RQ/GT1）同意让出总线信号，输出， 高电平有效 （总线保持响应信号）（5）M / IO（S2）存储器/IO控制，输出，三态8088M/IO2. 最小工作模式的2431引脚微机基

12、本结构与工作原理QS1（24）QS0（25）性能00无操作01取指令队列中指令操作码的第一字节10队列空11取队列中的其它字节（1） QS1和QS2 指令队列状态信号，输出（ALE INTA）3. 最大工作模式的2431引脚微机基本结构与工作原理S2（28）S1（27）S0（26）性能000中断响应001读I/O端口010写I/O端口011暂停100取指101读存储器110写存储器111无源（2） 总线周期状态信号，输出，三态3. 最大工作模式的2431引脚微机基本结构与工作原理（3） LOCK 总线封锁信号，输出，三态，低电平有效（4）RQ/GT1、RQ/GT0 双向总线请求/允许信号， 双

13、向3. 最大工作模式的2431引脚微机基本结构与工作原理2.3.3 8086在最小工作模式和 最大工作模式下的典型配置微机基本结构与工作原理 锁存器74LS373收发器8286（二片）8284A地址锁存器8282（三片）控制总线控制总线+5VSTBOET数据总线地址总线BHEREADYRESETCLK MN/MXRESET ALE READY BHE A19A16 AD15AD0 8086 DEN DT/R M/IO WR RD HOLD HLDA INTR INTA74LS373替代74LS245替代20位地址总线数据总线控制总线1. 最小模式下的典型配置 微机基本结构与工作原理T1 T2

14、T3 T4CLKALE1. 8086最小工作模式下的总线读周期M/IOA19A16S6S3BHERDDT/RDENAD15AD0高=M地址地址低=IO输出输出S6S3数据输入微机基本结构与工作原理数据TwCLKALEM/IOA19A16S6S3RDDT/RDENAD15AD0 具有等待状态的总线读操作BHET1高=M地址地址READY低=IO输出输出T2S6S3T3输入T4微机基本结构与工作原理2. 最小模式下的总线写操作（8086）T1 T2 T3 T4CLKALEM/IOA19A16S6S3BHEWRDT/RDENAD15AD0数据S6S3高=M地址地址输出读操作和写操作有哪些不同？*输出

15、低=IO输出微机基本结构与工作原理8282AD0AD1AD2AD3AD4AD5AD6AD7AD8AD9AD15A16A17A18A19BHE 数据DI0 DO0DI1 DO1DI2 DO2DI3 DO3DI4 DO4DI5 DO5DI6 DO6DI7 DO7DI0 DO0DI1 DO1DI7 DO7ALESTBSTBSTB地址808682828282OEOE 8282锁存器与8086的连接微机基本结构与工作原理8286T 8286收发器和8088的连接8088数据总线AD0AD1AD2AD3AD4AD5AD6AD7A0A1A2A3A4A5A6A7B0B1B2B3B4B5B6B7接地址锁存器OE

16、OETDENDT/R011微机基本结构与工作原理RDLOC/WRQS0ALEQS1INAS0.DENS1DT/RS2M/IORQ/GT0RQ/GT1NMIINTRMN/MX A16/S3TEST A17/S4READY A18/S5CLK A19/S6RESET BHE/S7 D0 Q0D1 Q1D2 Q2D3 Q3D4 Q4D5 Q5D6 Q6D7 Q7OELE D0 Q0D1 Q1D2 Q2D3 Q3D4 Q4D5 Q5D6 Q6D7 Q7OELE D0 Q0D1 Q1D2 Q2D3 Q3D4 Q4D5 Q5D6 Q6D7 Q7OELE74LS373AD0 AD15AD0AD7AD8AD1

17、5GNDGND-RD-WR-DEN-DT/-RM/-IOREADYCLKRST8086VCC 当74LS373的三态允许端OE为低电平时，Q0Q7为正常逻辑状态，可用来驱动负载或总线。当OE为高电平时，Q0Q7呈高阻态，但锁存器内部的逻辑操作不受影响。 当锁存器存允许端LE为高电平时，Q随数据D而变，当LE为低电平时，Q被锁存在已建立的数据电平中。A0A7A8A15A18A19-BHE74LS37374LS373微机基本结构与工作原理8086/8088存储地址译码A19A0 00000HFFFFFH 1MB存储空间RAM必须放首端：中断向量00000003FFROM必须放末端：计算机启动或复位

18、后程序从FFFF0H开始一般存储芯片中存储单元以byte为单位，EPROM：2764(8KB)、27128、27256(32KB)，RAM：6264、62128、62256。每个存储单元占1MB中一个绝对地址。每个芯片需要地址线数：8KB13、16KB14、32KB15主要内容 8086/8088存储地址译码8位计算机(如8088)：以芯片为单位，至少一片RAM和一片ROM。每片上地址连续，片内存储单元译码： AxA0，32KB时x=1416位计算机(如8086)：以芯片对为单位，至少一对RAM和一对ROM。一片为偶地址一片为奇地址：BHE A00 0 16位同时操作0 1 低8位操作1 0

19、高8位操作1 1 无效片内存储单元译码：AxA1， 32KB时x=15主要内容 8086/8088存储地址译码如果使用32KB芯片，最多可以使用32片或16对8088：A19A15片选译码8086：A19A16和-BHE+A0片选译码2片416译码器：一片译偶地址片选、另一片译奇地址片选，由-BHE+A0控制。00000,000020FFFE + 00001,000030FFFF10000,100021FFFE + 10001,100031FFFFE0000,E0002EFFFE + E0001,E0003EFFFFF0000,F0002FFFFE + F0001,F0003FFFFF主要内容

20、 A0 1Y0A1 1Y1 1Y21C 1Y31G 2Y02G 2Y12G 2Y2 2Y374LS155-DMCSL-BMCSL-DMCSH-BMCSHA18A19-BHEA0M/-IO2线4线译码器74LS155微机基本结构与工作原理8086存储地址译码只要64KB RAM和64KB ROM芯片，可用1片双24译码器：一片译偶地址片选、另一片译奇地址片选，由-BHE+A0控制。A19A18和-BHE+A0片选译码00000,000023FFFE + 00001,000033FFFF40000,400027FFFE + 40001,400037FFFF80000,80002BFFFE + 80

21、001,80003BFFFF C0000,C0002FFFFE + C0001,C0003FFFFF每个存储单元对应4个绝对地址！存储芯片扩展D7 D0 CS WE OE A14 A0D7 D0 VPP CE OE A14 A0D7 D0 CS WE OE A14 A0D7 D0 VPP CE OE A14 A0地址线A1A15数据线D0D7数据线D8D15-DMCSL-BMCSL-BMCSH-DMCSH-WR-RDVCC62256622562725627256微机基本结构与工作原理总线驱动器74LS245 D0 Q0D1 Q1D2 Q2D3 Q3D4 Q4D5 Q5D6 Q6D7 Q7U16

22、 74LS245U17 74LS245D0 Q0D1 Q1D2 Q2D3 Q3D4 Q4D5 Q5D6 Q6D7 Q7E DIRE DIRD0D15D0D7D8D15DT/-RDENPD0PD7PD8PD15微机基本结构与工作原理 A Y0B Y1C Y2 Y3 Y4E1 Y5E2 Y6E3 Y7A Y0B Y1C Y2 Y3 Y4E1 Y5E2 Y6E3 Y774LS138A3A4A5A0A6-BHEDALE2-INCS-PIOCS-ADASDALE1-CTCS2-CTCS-SIOCS74LS1383线8线译码器74LS138M/-IO 与非 与非-PWR接锁存器存允许端LE接锁存器存允许端

23、LEI/O口地址译码微机基本结构与工作原理D0 D7CSRDWRA0A1D8D15 OUT0 GATE0 CLK0 OUT1 GATE1 CLK1 OUT2 GATE2 CLK2D0 D7CSRDWRA0A1 OUT0 GATE0 CLK0 OUT1 GATE1 CLK1 OUT2 GATE2 CLK2-CTCS2-CTCS-RD-WRA1A2VCCPCLKCLK82548253方波信号信号发生电路测频发频可编程定时计数器微机基本结构与工作原理D0 D7CSRDWRC/DCLKRESET TxD TxRDY TxCLK TxEMPT RxD RxRDY RxCLK SYNDET DSR DTR

24、 CTS RTS-SIOCSRST 8251PCLK数据输入数据输出TxD端发送数据，将CPU送入的并行数据转换成串行格式后，从TxD端输出从RxD端串行输入数据-RD-WRA1D8D15CLKGND可编程串行通信接口芯片8251微机基本结构与工作原理D0D7RDWRA0A1RESETCE PA0 PA7 PB0 PB7 PC0 PC7D0D7-RD-WRA0-A1RST-PIOCSCHS1CHS2CHS3PC0,PC1,PC2PC5,PC6LED740682555路可编程并行I/O接口芯片8255微机基本结构与工作原理PD0 PD7OELE Q0 Q774LS373PD0 PD3OELE Q

25、0 Q374LS373PD0PD7PD8PD11MSB-1BIT-1 BIT-8BIT-9 BIT-12GNDDALE1 PPA Iout1 Iout2 RfbVrefIN+12-+-12+12GNDAD7541运算放大电路基准电压输入模拟量输出数模转换AD7541微机基本结构与工作原理总线控制器8288状态译码器控制电路命令信号发生器控制信号发生器MRDCMWTCAMWTCIORCAIOWCINTAIOWCDT/RDENMCE/PDENALES2S1S0CLKAENCENIOB状态信号控制输入总线命令信号总线控制信号相当于RD和M/IO的组合相当于WR和M/IO的组合超前写信号状态信号控制输

26、入2. 最大模式下的典型配置 微机基本结构与工作原理8284ACLK8282锁存器（3个）8286收发器（2个）8288总线控制器8259A及有关电路地址总线数据总线控制总线ReadyResetCLKRESETREADYMN/MXBHEA19A16S0S1S2OETRQ/GT1RQ/GT0INTRAD15AD08086中断请求INTABHEOE2. 最大模式下的典型配置 微机基本结构与工作原理微机基本结构与工作原理三八译码器74LS138 双二四译码器74LS155微机基本结构与工作原理微机基本结构与工作原理 Intel8251 SIO Intel8255 PIOCPU的基本时序最小模式下的典

27、型时序最大模式下的典型时序时序：是计算机操作运行的时间顺序 微机基本结构与工作原理T1 T2 T3 T4CLKALE1. 8086最小工作模式下的总线读周期M/IOA19A16S6S3BHERDDT/RDENAD15AD0高=M地址地址低=IO输出输出S6S3数据输入如果是8088有哪些不同？微机基本结构与工作原理数据TwCLKALEM/IOA19A16S6S3RDDT/RDENAD15AD0 具有等待状态的总线读操作BHET1高=M地址地址READY低=IO输出输出T2S6S3T3输入T4微机基本结构与工作原理2. 最小模式下的总线写操作（8086）T1 T2 T3 T4CLKALEM/IO

28、A19A16S6S3BHEWRDT/RDENAD15AD0数据S6S3高=M地址地址输出读操作和写操作有哪些不同？*输出低=IO输出微机基本结构与工作原理3. 中断响应周期T1 T2 T3 T4 T1 T1 T1 T1 T2 T3 T4三个空闲状态LCKALEAD7AD0INTA中断类型INTA微机基本结构与工作原理4. 系统的复位和启动操作CLK无作用状态浮空三态门输出信号RESET输入8086/8088的启动和复位信号内部RESETCPU立即停止操作，清FR，DS，ES，SS、IP及指令队列。同时，置CS为FFFFH。当RESET变为低电平时，CPU从FFFF0H单元开始启动。进入内部RE

29、SET后微机基本结构与工作原理5. 总线占用周期CLKHOLDHLDA所有三态总线8086/8088总线请求/响应时序图T4或T1微机基本结构与工作原理6. 总线空操作总线空操作期间，是BIU对EU的一种等待空操作：CPU与存储器或I/O端口之间没有数据传送总线接口单元BIU不工作，EU仍然工作。微机基本结构与工作原理最大模式下的典型时序T1 T2 T3 T4CLKALES2S1S0A19A16S6S3DT/RDENAD15AD0 BHES2S1S0地址地址输出输出S6S3数据输入1.最大模式下的总线读周期MRDC或IORDC8288产生S2S1S0=111MRDC或IORC微机基本结构与工作

30、原理2. 最大模式下的总线写周期T1 T2 T3 T4CLKALES2S1S0A19A16S6S3DT/RDENAD15AD0 BHES2S1S0=110地址地址输出输出S6S3数据输入MWTC或IOWC8288产生S2S1S0=111MWTC或IOWCAMWC*微机基本结构与工作原理(1) MCS-51单片机组成（结构、引脚功能）(2) 并行I/O端口结构(3) 储器组织与操作(4) MCS-51单片机的中断系统a）中断系统概述b）中断的处理过程主要内容 2.1 MCS-51单片机的总体结构 2.1 MCS-51单片机的总体结构 中央处理器CPU：8位，运算和控制功能时钟电路：可产生时钟脉冲

31、序列，允许晶振频率6MHZ和12MHZ内部RAM：共256个RAM单元，用户使用前128个单元，用于存放可读写数据，后128个单元被专用寄存器占用。内部ROM：4KB掩膜ROM，用于存放程序、原始数据和表格。并行I/O口：4个8位的I/O口P0、P1、P2、P3。定时/计数器：两个16位的定时/计数器，实现定时或计数功能。串行口：一个全双工串行口。中断控制系统：5个中断源(外部2个，内部定时/计数2个和串行1个)2.2 MCS-51单片机的CPU及其特点2.2.1 控制器 程序计数器PC（Program Counter）上电或复位时PC初值为0000H 指令寄存器IR（Instruction

32、Register） 指令译码器ID（Instruction Decoder） 振荡器及定时控制电路 堆栈指示器SP（Stack Pointer） 2.2 MCS-51单片机的CPU及其特点2.2.2 运算器 算术逻辑单元ALU（Arithmetic Logic Unit） 累加器ACC（Accumulator） 寄存器B：通用寄存器或与ACC配合使用做乘、除法，ACC中存放被乘数或被除数、B存放乘数或除数B乘积高8位+ACC乘积低8位ACC除法运算的商、B余数 程序状态寄存器PSW D7 D6 D5 D4 D3 D2 D1 D02.2 MCS-51单片机的CPU及其特点CYACF0RS1RS0OVF1P0D7H0D6H0D5H0D4H0D3H0D2H0D1H0D0H2.2 MCS-51单片机的CPU及其特点CY：进位标志位AC：辅助进位标志F1、F0：用户标志位RS1、RS0：工作寄存器选择位OV：溢出标志位P：奇偶标志