电工电子学门电路和组合逻辑电路的知识

1、一类称为模拟信号，它是指时间上和数值上的变化都是连续平滑的信号，如图（a）中的正弦信号，处理模拟信号的电路叫做模拟电路。电子电路中的信号分为两大类：一类信号称为数字信号，它是指时间上和数值上的变化都是不连续的，如图（b）中的信号，处理数字信号的电路称为数字电路。(a)(b)脉冲信号是跃变信号，持续时间很短低电平 高电平1基本数字：逻辑0 逻辑1电路中： 低电平 高电平数字电路和模拟电路的区别：（1）信号不同：模拟电路：输入输出之间的大小、相位等问题。数字电路：输入输出之间的逻辑关系。（2）研究的问题不同。2（3）分析方法不同。 模拟电路：微变等效电路、图解法 数字电路：逻辑分析与设计，逻辑代数

2、工具（4）电路组成相同，但元件工作状态不同。 模拟电路：晶体管多工作在放大状态 数字电路 ：晶体管工作在开关状态，也就是 交替地工作在饱和与截止两种状态。313.1 基本门电路及其组合*13.4 组合逻辑电路的分析和设计13.7 译码器和数字显示*13.5 加法器第13章 门电路和组合逻辑电路 13.2 TTL门电路*13.6 编码器413.1.1逻辑代数的基本概念数字电路输入输出是逻辑关系 逻辑是指事物的因果关系，或者说条件 和结果的关系13.1 基本门电路及其组合5注意：1.逻辑变量的取值只有两种，即逻辑0和逻辑1。 2.变量取值须经定义才有意义。逻辑变量与逻辑函数逻辑函数：如果对应于输入

3、逻辑变量A、B、C、的每一组确定值，输出逻辑变量Y就有唯一确定的值，则称Y是A、B、C、的逻辑函数。记为 研究工具 逻辑代数（布尔代数）613.1.1 、三种基本逻辑运算1、与逻辑（与运算）开关A，B串联,控制灯泡Y：真值表7与逻辑（与运算）与逻辑的定义：仅当决定事件（Y）发生的所有条件（A，B，C，）均满足时，事件（Y）才能发生。表达式为： 逻辑符号82、或逻辑（或运算）开关A，B并联控制灯泡Y:+真值表9或逻辑（或运算）或逻辑的定义：当决定事件（Y）发生的各种条件（A，B，C，)中，只要有一个或多个条件具备，事件（Y）就发生。表达式为：逻辑符号103、非逻辑（非运算）非逻辑指的是逻辑的否定

4、。当决定事件（Y）发生的条件（A）满足时，事件不发生；条件不满足，事件反而发生。表达式为：开关A控制灯泡Y:真值表逻辑符号11（1）与非运算：逻辑表达式为：（2）或非运算：逻辑表达式为：常用的逻辑运算12（4）同或运算：逻辑表达式为：（3）异或运算：逻辑表达式为：13（5） 与或非运算：逻辑表达式为：上述逻辑运算的实现依赖于门电路14 正逻辑: 门电路是实现一定逻辑关系的电路，是组成数字电路的基本单元 逻辑电平：高电平、低电平一定电压范围（不是某固定值） 如：TTL电路：高电平额定值：3V（25V） 低电平额定值：0.3V（00.8V） “1”“0”高电平低电平151、二极管与门Y=AB 13

5、.1.2 分立元件门电路简介162、二极管或门Y=A+B173、三极管非门AY18+5VABT1R1R2T2T3T4R3R4Y+5vA B R1C1B113.2. 1 TTL与非门的基本原理13.2 TTL集成门电路B1C119+5VABT1R1R2T2T3T4R3R4Uo 设 uA= 0.3VRLUo= 5 Ube3 UD UR2（小） = 5 0.7 0.7= 3.6V拉电流+5vA B R1 C1B1T2 、T4 截 止T3导 通Y= 1B1= 0AB 任= 0B1 VB1= 0.3+0.7= 1V20+5VABT1R1R2T2T3T4R3R5R4Uo 设 UA=UB=3.6V VC2=

6、VCE2+VBE4=0.3+0.7=1V，使T3截止。灌电流T1R1+VccVB1=2.1VVC2=1Vuo=0.3VVB1升高，足以使T2 ,T4导通Y=0AB全=121+5VABT1R1R2T2T3T4R3R4YDEN VB1=1VVB1=1V， T2 、T4截止；二极管D截止， Y=ABVB2=1V13. 2. 2 三态输出门电路EN=1时，EN=0时二极管D导通，使VB2=1V,T3截止，输出端开路（高阻状态）22功能表三态门的符号及功能表功能表使能端低电平起作用使能端高电平起作用符号&ABF符号&ABF23公用总线三态门主要作为TTL电路与总线间的接口电路。三态门的用途工作时，EN1

7、、EN2、EN3轮流接入高电平。将不同数据分时送入总线。EN2EN1EN3A2B2A2B22413. 2. 3 TTL与非门组件 TTL与非门组件就是将若干个与非门电路，经过集成电路工艺制作在同一芯片上。 &+VC14 13 12 11 10 9 8 1 2 3 4 5 6 7地74LS00&74LS00组件含有两个输入端的与非门四个。25（1）对于各种集成电路，使用时一定要在推荐的工作条件范围内，否则将导致性能下降或损坏器件。逻辑门电路使用中的几个问题（2）输入端悬空 TTL电路多余的输入端悬空表示输入为高电平； CMOS电路多余的输入端不允许悬空，否则电路将不能正常工作。26（2）对于或非

8、门及或门，多余输入端应接低电平，比如直接接地；也可以与有用的输入端并联使用。三、多余输入端的处理（1）对于与非门及与门，多余输入端应接高电平，比如直接接电源正端，也可以与有用的输入端并联使用V&CCBA&AB（a）（b）1ABBA（a）（b）127作业：A选择题：13.1.113.4.9（不用交）B基本题：13.1.4、13.1.5、2813.3.1 逻辑代数的基本定律一、基本运算规则A+0=A13.3 逻辑代数A 0 =0 A+1=1 A 1=A29二、基本代数规律交换律结合律A+B=B+AA B=B AA+(B+C)=(A+B)+C=(A+C)+BA (B C)=(A B) C分配律：A(

9、B+C)=AB+AC A+BC=(A+B)(A+C)30吸收律：A（A+B）=AA+AB=A反演律：A+B+C+ = A B CA+AB=A+BA B C =A+B+C+反演规则：逻辑表达式Y，如果将表达式中的所有“”换成“”，“”换成“”，“0”换成“1”，“1”换成“0”，原变量换成反变量，反变量换成原变量，所得表达式为Y311. 逻辑代数式2. 逻辑图Y=BC+A13.3.2 逻辑函数的表示方法与转换AB1C&Y13. 真值表4.卡诺图32真值表设A、B、C为输入变量，Y为输出变量。逻辑代数式33一、逻辑函数化简的意义：逻辑表达式越简单，实现它的 电路越简单，电路工作越稳定可靠。 二、逻

10、辑函数化简的目的：通常是得到最简与或表达式。三、最简“与或式”标准：与项个数最少，各与项中变量数 最少。13.3.3 逻辑函数的化简341、并项法利用公式1，将两项合并为一项，并消去一个变量。2、吸收法例：证明A+AB+BC=A+B A+AB+BC =A+B+BC =A+B(1+C) =A+B1. 利用逻辑代数公式化简35例 ：证明AB+AC+BC=AB+ACAB+AC+BC=AB+AC+(A+A)BC =AB+AC+ABC+ABC=AB+ABC+AC+ABC=AB(1+C)+AC(1+B)=AB+AC3、配项法利用公式4、加项法36例：证明：若 Y=AB+AB则 Y=AB+A B =AA+A

11、B+A B+BB =AB+A BY=(A+B)(A+B)5.运用反演规则37(1)最小项: 在n个变量逻辑函数中，若m为包含n个因子的乘积项，而且这n个变量均以原变量或反变量的形式在m中出现一次，则称m为该组变量的最小项。 n个变量,有2n个最小项逻辑相邻的最小项：两个最小项只有一个因子互为反变量 2 逻辑函数的卡诺图化简法（2）最小项常用符号mi表示38(3)最小项表达式 任何一个逻辑函数都可以表示成若干个最小项的和，即最小项表达式，它是一个标准“与或”表达式，而且这种形式是唯一的。例1:Y=ABC+BC=ABC+BC（A+A）=ABC+ABC+ABC=m6+ m7+ m3 =（ m3 ,

12、m6, m7) 最小项表达式39卡诺图定义：将n变量的全部最小项各用一个小方块表示，并使具有逻辑相邻性的最小项在几何位置上也相邻。：一种函数表示法，按一定规律画的方块图。AB0101110040（2）三变量卡诺图：相邻项举例：3项的相邻项有：1，2，73C41（3）四变量卡诺图：0项的相邻项有：1，2，4，80卡诺图构成的重要原则：几何相邻性：即两个几何位置相邻的单元其输入变量的取值只能有一位不同。42用卡诺图表示逻辑函数将函数所含全部最小项用1填入，其余填0。1、函数是以真值表给出例43ABC00 01 11 100 10 0 0 00Y=ABC+ABC+ABCY=A+BAB01011101

13、B2、以最小项表达式给出：3、以一般形式给出：1 1 1=A(B+B)+B(A+A)两个相邻单元取值同为1，可以将这两个最小项合并成一项，并消去一个变量。44ABC0001111001四. 用卡诺图化简两个相邻单元取值同为1，可以将这两个最小项合并成一项，并消去一个变量。45如果是四个几何相邻单元取值同为1，则可以合并，并消去两个变量。ABC00 01 11 100 1 1 1 1 1ABC00 01 11 100 1 1 1 1 1Y=AY= ABC+ABC+ABC+ABC =AC(B+B)+AC(B+B)=AC+AC=CY=ABC+ABC+ABC+ABC46如果是八个相邻单元取值同为1，则

14、可以合并，并消去三个变量。ABC00 01 11 100 11 1 1 11 1 1 1Y= 1ABCD00 01 11 1000 01 11 101 1 1 11 1 1 1Y= D47ABCD00 01 11 1000 01 11 101111Y= BDABCD00 01 11 1000 01 11 101 11 148ABCD00 01 11 1000 01 11 101 0 1 11 1 1 1 0 1 0 11 1 1 1例 ：某逻辑函数的表达式是： Y=(AB.C.D)试化简 Y=A+CD+BC+BD+BCDACDBCBDBCD=（ m0 , m2 , m3 , m5 , m6 ,

15、 m8 , m9 , m10 , m11 , m12 , m13 , m14 , m15) =(0.2.3.5.6.8.9.10.11. 12.13.14.15)49用卡诺图化简遵循的原则：（1）相临最小项的个数是2N个，并组成矩形,可以合并。（ 2）每个矩形组应包含尽可能多的最小项；（3）矩形组的数目应尽可能少；（4）各最小项可以重复使用，即同一个单元可以被圈在不同的矩形组内；（5）所有等于1的单元都必须被圈过；（6）每一矩形组至少有一个未被圈过的最小项50小结：用卡诺图化简逻辑函数的步骤：(1) 写出最小项表达式；(2)画卡诺图； (3)合并最小项，即找出可以合并的最小项矩形组（简称画圈）

16、。 一般规则是：如果有2n个最小项相邻（n=1，2，3)并排成一个矩形组,则它们定可合并为一项,并消去n个因子,合并后的结果中仅包含这些最小项的公共因子。 51ABC000111100112753460例：化简Y=AC+ABY=ABC+ABC+ABC111ACAB00000Y=ABC+ABC+ABC=ABC+ABC+ABC+ABC=AC(B+B)+AB(C+C)=AC+AB（1）卡诺图法（2）公式法52例化简F=ABCD+ABCD+ABC+ABD+ABC+BCD解:111111111F=AB+BDBC + ABCD+ ACD53例 化简 F（A，B，C，D）= m （0,1,2,3,5,6,7

17、,8,9,10,11,13,14,15） 法一 法二F=B+D+CF=BCD F=B+C+D F（ B， A，C，D）54 在有些情况下，不同圈法得到的与或表达式都是最简形式。即一个函数的最简与或表达式不是唯一的。55作业：13.4.12、13.4.13（3）（4）（5）、56已知组合逻辑电路图，确定它们的逻辑功能。分析步骤：（1）根据逻辑图，写出逻辑函数表达式 （2）对逻辑函数表达式化简 （3）根据最简表达式列出真值表 （4）由真值表确定逻辑电路的功能组合逻辑电路：逻辑电路在某一时刻的输出状态仅 由该时刻电路的输入信号所决定。13.4.1组合逻辑电路的分析57&1例: 分析下图逻辑电路的功能

18、。&1&ABYABABABY=ABAB=AB+AB真值表A B Y0 0 10 1 01 0 01 1 1功能:当A、B取值相同时， 输出为1, 是同或电路。AB=Y58例:分析下图逻辑电路的功能。Y1=A+B=A BY3=A+B=A BY2=AB+AB真值表A B Y10 0 00 1 01 0 11 1 0Y2Y31 00 10 01 0功能: 当 AB 时, Y1=1; 当 A11159根据给定的逻辑要求，设计出逻辑电路图。设计步骤：（1）根据逻辑要求，定义输入输出逻辑变量， 列出真值表 ； （2）由真值表写出逻辑函数表达式（3）化简逻辑函数表达式（4）画出逻辑图13.4.2 组合逻辑电

19、路的设计60三人表决电路例：用与非门设计三人表决电路10A+5VBCRY61ABC00011110011275346001110010ABCY00000001101110001111010010111011真值表Y=AB+AC+BC=AB+AC+BC=AB AC BC62三人表决电路10A+5VBCRY=AB AC BCY&63例：设计一个可控制的门电路，要求：当控制端 E=0时，输出端 Y=AB；当E=1时，输出端 Y=A+B控制端EABY00000001101110001111010010111011真值表输入输出EAB00011110011275346001110010Y=EB+EA+A

20、B&EABY164作 业13.4.16、13.4.20、13.4.23、13.4.2565（1）半加器：半加运算不考虑从低位来的进位A-加数；B-被加数；S-本位和；C-进位。真值表 coABCS逻辑符号13.5 加法器66真值表逻辑图=1&ABSC67（2）全加器：an:加数；bn:被加数；cn-1:低位的进位；sn:本位和；cn:进位。 相加过程中，既考虑加数、被加数又考虑低位的进位位。anbncn-1sncn CI CO逻辑符号68半加和：逻辑图半加器半加器 1anbnCn-1sncnScn-1scsc69 试用74LS183构成一个三位二进制数相加 的电路S0S1S2C3A2 B2A1

21、 B12Ci 2S 1Ci 1S2A 2B 2Ci-1 1A 1B 1Ci -174LS1832Ci 2S 1Ci 1S2A 2B 2Ci-1 1A 1B 1Ci -174LS183S3A0 B074LS183是加法器集成电路组件，含有两个独立的全加器。7013.6 编 码 器编码:赋予选定的一组二进制代码以固定的含义n位二进制代码有2n种不同的组合，可以表示2n个信号。设输入I0 I3，用与非门设计二制编码器。I0I1I2I3Y1Y0100000010001001010000111输入I0I1I2I37100000001001000110110011110001001101010111101

22、111011110101110001000123678549二进制数8421码BCD码 ：09十个数码用四位二进制数表示主要有： 8421码二十进制编码器72用与非门设计二十进制编码器真值表73编码器& +5VR10Y3Y2Y1Y00 1 2 3 4 5 6 7 8 9 01117413.7 译码器译码是编码的逆过程，将某组二进制组合翻译成电路的某种状态。（1）二进制译码器（n-2n线译码器）译码器的输入：一组二进制代码译码器的输出：只有一个有效信号的一组高低电平75A2 A1 A0 Y0Y2Y5Y4Y1Y3Y6Y70000111000111101001011010 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 0Y0=A2A1A0 Y1A2A1A0 =Y2=A2A1A0 Y7=A2A1A0 S3S1S2+1 01 01 01 01 01 01 01 0101 1 1 1 1 1 1 11 1 1 1 1 1 1 13线8线译码器74LS138761 2 3 4 5 6 7 8 A0 A 1 A2 SB SC SA Y7 地 VCC Y0