数电模拟考试题十一卷

1、试题一一、1. (93.75)10=( )162. 写出函数F=A+(BC+(CD) ) 的反函数 。3. TTL集电极开路门必须外接_才能正常工作。4. 对共阳接法的发光二极管数码显示器，应采用_电平驱动的七段显示译码器。5输出低电平有效的二 十进制译码器的输入为0110时,其输出端的电平为 。6. 写出J、K触发器的特性方程： 。7. 一个时序电路，在时钟作用下,状态变化是000-010-011-001-101-110-010-011-001-101-110-010-011.，作为计数器，为_进制计数器,还有_个偏离状态。8. A/D转换过程是通过取样、保持、_、编码四个步骤完成的。9.

2、在2564位RAM中，每个地址有_个存储单元。二、1只有当决定一件事的几个条件全部不具备时，这件事才不会发生，这种逻辑关系为( )。2与函数相等的表达式为（ ）。A B C D3扇出系数是指逻辑门电路( )。输入电压与输入电压之间的关系数输出电压与输入电流之间的关系数C. 输出端带同类门的个数D. 输入端数4 TTL与非门多余端的处理,不能将它们( )。A.与有用输入端连在一起 B.悬空 5一个8选一数据选择器的地址输入端有（ ）个。 B.2 C.3 D.86为实现将JK触发器转换为D触发器，应使（ ）。A. J=D，K=D B. K=D，J=D C. J=K=D D. J=K=D7同步时序电

3、路和异步时序电路的差异在于后者( )8四级移位寄存器,现态为0111，经右移一位后其次态为（ ）。A.0011或者1011 B.1111或者1110 9为把50HZ正弦波变换成周期性矩形波,应选用( )。10要构成容量为1K8的RAM，需要（ ）片容量为2564的RAM。三、化简逻辑函数（共10分，每题5分）将函数 变换为与非式。 （本题5分）函数，画出其卡诺图并化简。（本题5分）四、电路分析题。（共40分，共6小题）1电路如图所示,在G=0时,F=( ),当G=1时,F=( )。（本小题6分） B11EN A F1 F G2. 写出F表达式。（本小题6分） F= 3. 某逻辑门的输出与输入关

4、系如下, 写出该逻辑门的逻辑表达式。（本小题6分）ABFF= 电路如图,写出F的表达式,说明电路逻辑功能,所用器件为4选1数据选择器。（本小题6分） FEN YA1A0 D3 D2 D1 D0 A B “1” 试分析下图中的计数器在M=0和M=1时各为几进制？（本小题6分）6.分析下图所示的时序逻辑电路：（1）写出电路的驱动方程、状态方程和输出方程；（2）画出电路的状态转换图；（3）指出电路能否自启动。（本小题10分）五、电路设计题(共20分，每题10分)1试用一个3线8线译码器和适当的门电路设计一个组合逻辑电路，使其实现函数：F（A，B，C）m(0,3,6,7)。在下图中完成引脚接线示意图。

5、(本题10分)集成十进制计数器74LS160逻辑符号如图，Q3为最高位,Q0为最低位。试用两片74LS160构成100进制计数器，在已有的符号图上画出电路连线图。（74LS160功能表如下图所示）。（本题10分）试题二一、1如果采用二进制代码为200份文件顺序编码，最少需用 位。2和二进制数（）2等值的十进制数为 。3二进制数（+0000110）2的原码为 、反码为 补码为 。4逻辑函数式A0的值为 。5逻辑函数式Y = A BC + AC + BC的最小项之和的形式为 。 6. 组合逻辑电路的特点是 。7若存储器的容量为512K8位，则地址代码应取 位。8D/A转换器的主要技术指标是转换精度

6、和 。二、1逻辑代数中的三种基本运算指（ ）。 (a)加、减运算 (b)乘、除运算 (c)与、或、非运算 (d)优先级运算2若两个逻辑式相等，则它们的对偶式（ ）。 (a)不一定相等 (b)可能为0 (c) 可能为1 (d) 一定相等3.正逻辑的高电平表示为（ ）。 (a) 0 (b)1 (c)原变量 (d)反变量4三态门电路的输出可以为高电平、低电平及（ ）。 (a)0 (b)1 (c)高阻态 (d)导通状态5随着计数脉冲的不断输入而作递增计数的计数器称为（ ）。 (a)加法计数器 (b)减法计数器 (c)可逆计数器 (d)加/减计数器三、分析题（每小题10分，共40分）1已知逻辑函数Y1

7、和Y2的真值表如表1所示，试写出Y1 和Y2的逻辑函数式。 表12分析图1所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。 图13写出如图2组合逻辑电路输出的最简与或式： 图24由两个三态门组成的逻辑电路如图3所示，试分析其逻辑功能。 图3四、连电路、画波形（每小题10分，共20分）4 7 2 36 5 11如图4，用555定时器接成多谐振荡电路。 图42若反相输出的施密特触发器输入信号波形如图5所示，试画出输出信号的波形。施密特触发器的转换电平VT+、VT-已在输入信号波形图上标出。 图53如图6，将JK触发器转换为D触发器。 五、设计题（每小题

8、10分，共20分）1试用3线-8线译码器74LS138和必要的门电路产生如下多输出逻辑函数，并画出逻辑原理图。74LS138的功能表见附表1。Y1 = AB + ACY2 = AC + ABC + BCY3 = BC + A BC2已知4位同步二进制计数器74LS161的功能表如表2所示，试由它构成12进制计数器。要求写出设计原理及画出逻辑原理图。可以附加必要的逻辑门电路。附表1 3线8线译码器74LS138的功能表表2 4位同步二进制计数器74LS161的功能表试题三一1寻址容量为2K8的RAM需要 根地址线。2 （-42）10的反码为 ；（+42）10的补码为 。（用8位二进制表示）3图（

9、1）为8线-3线优先编码器，优先权最高的是 ，当同时输入、时，输出= 。 4一个8位D/A转换器的最小输出电压增量为0.02V，当输入代码为10000111时，输出电压为 。5Y=：在 条件下，可能存在 型冒险。6（84）10=（ ）2=（ ）16=（ ）8421BCD码7A1 = ；A0 = 。8对n个变量来说，最小项共有 个；所有的最小项之和恒为 。9用TTL门电路驱动CMOS门电路必须考虑 问题。10已知施密特触发器的电压传输特性曲线如图（2）所示： 图（1） 图（2）则该施密特触发器的UT+= 、UT-= 、UT= ；是 （同相还是反相）施密特触发器。二、判断题（对的打，错的打；每小题

10、1分，共10分）：（ ）1、对于或门、或非门电路不用的输入端都可以通过一个电阻接地。（ ）2、转换精度和转换速度是衡量ADC和DAC性能优劣的主要标志。（ ）3、把一个5进制计数器与一个10进制计数器级联可得到15进制计数器。（ ）4、优先编码器只对同时输入的信号中的优先级别最高的一个信号编码。（ ）5、若逐次逼近型ADC的输出为8位，设时钟脉冲频率为1MHz，则完成一次转换操作需要8us。（ ）6、施密特触发器的回差越大，电路的抗干扰能力超强，但电路的触发灵敏度将越低。（ ）7、数值比较器、寄存器都是组合逻辑电路。（ ）8、若TTL门电路和CMOS门电路的电源电压都为5V，则它们的输出电压幅

11、度也相等。（ ）9、双积分ADC具有抗干扰能力强、稳定性好，但转换速度慢的特点。（ ）10、单稳态触发器的分辨时间Td，由外加触发脉冲决定。1若将一个 JK触发器变成一位二进制计数器，则（ ）。（1）J=K=0 （2）J=0、K=1 （3）J=1、K=0 （4）J=K=12有一组合逻辑电路，包含7个输入变量，7个输出函数，用一个PROM实现时应采用的规格是（ ）。(1)648 (2) 2564 (3) 2568 (4) 102483在异步六进制加法计数器中，若输入CP脉冲的频率为36kHz，则进位输出CO的频率为（ ）。（1）18kHz （2）9kHz （3）6kHz （4）4kHz 4要构成

12、容量为1K8的RAM，需要（ ）片容量为2564的RAM。（1）4 （2）8 （3）16 （4）325若某模拟输入信号含有200Hz、600Hz、1KHz、3KHz等频率的信号，则该ADC电路的采样频率应大于等于（ ）。（1）400Hz （2）1.2KHz （3）2KHz （4）6KHz 6N个触发器可以构成能寄存（ ）位二进制数码的寄存器。(1) N-1 (2) N (3) N+1 (4) 2N7时钟为1MHz的移位寄存器，串行输入数据经8us后到达串行输出端，则该寄存器的位数为（ ）。（1）3 （2）4 （3）5 （4）68若接通电源后能自动产生周期性的矩形脉冲信号，则可选择（ ）。（1）

13、施密特触发器 2）单稳态触发器 （3）多谐振荡器 （4）T触发器9一个四位二进制加法计数器的起始值为0110，经过30个时钟脉冲作用之后的值为（ ）。（1）0100 （2）0101 （3）0110 （4）0111 10正逻辑的“0”表示（ ）。（1） 0 V （2）+5 V （3）高电平 （4）低电平四、化简下列函数（每小题3分，共6分）：F1（A，B，C） = （2）F2（A，B，C，D） = m（0，2，6，7，8）+d（10，11，12，13，14，15）五、写出图（3）所示电路的输出表达式（每小题3分，共6分）： 图（3a） 图（3b）六、分析题（12分） 1（6分）试分析图（4）所示

14、电路为几进制计数器，且画出状态转换图。 （74LS161的功能表见附录）图（4）2（6分）试写出图（5）电路L的逻辑函数式，且说明电路的功能。（74LS153：4选1数据选择器）LABC C C C74LS153A1A0D0 D1 D2 D3YS 图（5）七、电路如图（6）所示。设各触发器的初态为0，试写出电路的驱动方程、状态方程和Z的输出方程；画出CP脉冲作用下Q1、Q2和Z端的输出波形。（12分）Q1Q2Z1ACPDJKFF1FF2 图（6）八、设计题（24分）：1（12分）设计一个三人表决电路，规定必须有两人以上同意时提案方可通过。试用3线- 8线译码器（74LS138）和门电路实现。2

15、（6分）试利用复位端将同步十进制计数器74LS160接成六进制计数器。且画出状态转换图。D3 D2 D1 D0CrETEPCPQ3 Q2 Q1 Q0COLD74LS160 3（6分）试用555定时器设计一个单稳态触发器，要求输出脉冲宽度为11ms。（设电阻为10K）555VOVCOVCC RDGNDTHDISCTR72635841 附录：74LS161、74LS160功能表（161为十六进制、160为十进制）：输 入输 出 ET EP CPD3 D2 D1 D0Q3 Q2 Q1 Q00 0 0 0 0 1 0 d c b ad c b a1 1 0 保 持1 1 0 保 持1 1 1 1 计

16、数试题四一1、（1011.101）2=（ ）10=（ ）16。 2、已知函数，则F的与非-与非表达式为（ ），与或非表达式为（ ）。 3、n个变量可构成（ ）个最小项，变量的每组取值可使（ ）个最小项值为1。 4、OC门工作时的条件是（ ）。 5、对于JK触发器，若，则可构成（ ）触发器；若，则可构成（ ）触发器。二、选择题（每题2分，共30分） （1-10为单项选择题） 1、函数与（）A、互为反函数 B、互为对偶式 C、相等 D、以上都不对 2、硅二极管导通和截止的条件是（）A、V0.7VV0.5VB、V0.5VC、V0.7VV D、V0.5VV3、标准与或式是由（）构成的逻辑表达式A、最大

17、项之和 B、最小项之积C、最大项之积 D、最小项之和4、为实现F=ABCD，下列电路接法正确的是（ ） A B C D5、下列电路中属于组合逻辑电路的是（ ）A、触发器 B、计数器 C、数据选择器 D、寄存器6、RS触发器的约束条件是（ ）A、RS=0 B、R+S=1 C、RS=1 D、R+S=07、用触发器设计一个17进制的计数器所需触发器的数目是（ ）A、2 B、3 C、4 D、58、多谐振荡器可产生的波形是（ ） A、正弦波 B、矩形脉冲 C、三角波 D、锯齿波9、要构成容量为4Kx8的RAM，需容量为256x4的RAM（ ） A、2个 B、4个 C、32个 D、8个10、下来不属于模数

18、转换步骤的是（ ） A、采样 B、保持 C、滤波 D、编码（11-15为多项选择题）11、下列说法中不正确的是( ) A、已知逻辑函数A+B=AB，则A=B B、已知逻辑函数A+B=A+C，则B=C C、已知逻辑函数AB=AC，则B=C D、已知逻辑函数A+B=A，则B=112、以下代码中为无权码的是（ ）A、8421BCD码 B、余三码 C、格雷码 D、5421码13、TTL与非门的输入端悬空时相当于输入为（ ）A、逻辑1 B、逻辑0 C、高电平 D、低电平14、D/A转换器主要的技术指标有（ ） A、分辨率 B、转换误差 C、转换精度 D、转换速度15、存储器的扩展方式有（ ） A、位扩展

19、 B、字扩展 C、字节扩展 D、双字扩展三、计算题（共10分）1、用卡诺图化简逻辑函数F（A，B，C，D）=（0，6，8，13，14）+d（2,4,10） 求出最简与或式（5分） 2、用公式化简法化简下列逻辑函数为最简与或形式 （5分） 四、分析题（每题6分，共30分）1、分析图示逻辑电路，要求：（1）写出函数的逻辑表达式，（2）列出真值表，（3）分析电路功能。（6分） 2、触发器电路如图所示，写出电路驱动方程和状态方程，并画出Q0和Q1的输出波形，假设初始状态为Q0=Q1=0（6分）3、写出如下电路的输出Z，74HC153是双四选一数据选择器。（6分）4、写出如下电路的状态方程和驱动方程，画

20、出状态转换图。（6分）5、已知反相输出的施密特触发器的正向域值电压为VT+ =3V，负向域值电压为VT- =1.5V，电压输入端VI波形如下，请在下图画出输出端Vo的波形。（本题6分）五、设计题（每题10分，共20分）1、用74LS138和与非门设计函数Y1=AB+AC+BC Y2=（A+B）（A+C） （10分） 2.同步十六进制计数器的逻辑符号如图,功能表如下, Q3为最高位，Q0为最低位。利用置零端实现84进制计数器，在下图中画出电路接线图。（注：可以采用门电路）（10分） 试题五一1、（12.7）10=（ ）2（小数点后面取4位有效数字）=（ ）162、如图所示的可编程逻辑阵列电路中，

21、Y1=（ ），Y2=（ ）。3、TS门输出的三种状态为 _、_、_。4、对于JK触发器，若，则构成（ ）触发器，若=1，则构成（ ）触发器。5、若ROM具有10条地址线和8条数据线，则存储容量为（ ）位，可以存储（ ）字节。二、选择题（每题2分，共30分） （1-10为单项选择题）1、对TTL门电路，如果输入端悬空则其等效为（ ）A、逻辑1 B、逻辑0 C、接地 D、任意选择2、n个变量可以构成（）个最小项A、nB、2nC、2nD、2n3、8位DAC转换器，设转换系数k=0.05, 数字01000001转换后的电压值为（）V。4、标准与或式是由（）构成的逻辑表达式A、最大项之和 B、最小项之积

22、C、最大项之积 D、最小项之和5、逻辑函数F(A,B,C)=m(1,2,3,6);G(A,B,C)= m(0,2,3,4,5,7)则F和G相“与”的结果是（ ）。A、m2+m3 B、1 C、 D、A+B 6、下列电路中属于组合逻辑电路的是（ ）A、触发器 B、计数器 C、数据选择器 D、寄存器 7、RS触发器的约束条件是（ ）A、RS=0 B、R+S=1 C、RS=1 D、R+S=08、要构成容量为4Kx8的RAM，需容量为256x4的RAM（ ） A、2个 B、4个 C、32个 D、8个 9、四位的移位寄存器,现态为0111,经右移一位后其次态为（ ）A.0011或者1011 B.1111或

23、者1110 10、5个触发器构成的计数器最大的计数值为（）A、5 B、10 C、32 D、25 （11-15为多项选择题）11、已知，下列结果正确的是（ ）A、 B、 C、 D、 12、欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端为以下哪几种情况？（ ）A、J=K=0 B、J=Q,K= C、J=,K=Q D、J=Q,K=0 13、关于PROM和PAL的结构，以下叙述正确的是（ ）A、PROM的与阵列固定，不可编程B、PROM与阵列、或阵列均不可编程C、PAL与阵列、或阵列均可编程 D、PAL的与阵列可编程14、下列属于模数转换步骤的是（ ） A、采样 B、滤波 C、保持 D、量化

24、15、D/A转换的主要技术指标有（ ） A、分辨率 B、转换精度 C、转换误差 D、转换速度三、计算题（每题5分，共10分）1、用公式化简法化简下列逻辑函数为最简与或形式 （5分）2、用卡诺图化简法将下列函数化简为最简与或形式F（A，B，C，D）=m（1，2，6，9，10，15）+d(0，4，8，12)（8分） 四、分析题1、写出如图所示电路的输出Y1、Y2的逻辑函数式。（6分）2、由74LS161组成的电路如图所示，分析电路（6分） （1）画出电路的状态转换图（Q3Q2Q1Q0）；（2）分析电路的功能。（74161的功能见表） Q0 Q1 Q23、分析时序电路，要求通过分析列出驱动方程、状态

25、方程并画出状态转移图，验证是否具备自启动特性。设Q2Q1Q0的初态为001。（10分） 4、用555定时器构成多谐振荡器的电路如下，根据输入电压波形画出输出电压波形。5、触发器电路如图所示，写出电路驱动方程和状态方程，并画出Q0和Q1的输出波形，假设初始状态为Q0=Q1=0（6分）六、设计（20分）1、试设计一个检测电路。该电路的输入是一位8421BCD码。当输入的8421BCD码所对应的十进制数符能被5整除时，输出为1，否则输出为0。用与非门实现。（10分） 2、举重比赛中有A、B、C三名裁判，A为主裁，当两名或两名以上裁判（必须包括A在内）认为运动员上举杠铃合格，才能认为成功。（10分）要

26、求列真值表用与非门电路设计该逻辑电路。用四选一数据选择器配合适当的门电路设计该逻辑电路。 试题六 1（47.5）10 =（ ）2 =（ ）16 =（ ）8421BCD码 。2十进制数-14的反码为 ；补码为 。3数字电路中，存在回差电压的电路是 。4n个变量的最小项共有 个，所有最小项之和为 。5有一编码器其输入端是8个，则其输出端为 。6一个8位数的D/A它的分辨率是 。7写出下列触发器特性方程： SR触发器 ； JK触发器 。8三个JK触发器构成计数器，其最多有效状态为 个；若要组成十进制计数器，则需要 个触发器，它的无效状态有 个。二、判断题：（ ）1、OC门和三态门均可实现“线与”功能

27、。（ ）2、余3码 = 8421BCD码 + 0011。（ ）3、时序电路和组合电路都具有记忆性。 （ ）4、一个模为2n的计数器也是一个2n进制的分频器。（ ）5、最基本的数字逻辑关系是与非和或非。（ ）6、计数器和数字比较器同属于时序逻辑电路。（ ）7、移位寄存器必须是同步的时序逻辑电路。（ ）8、由N个触发器组成的寄存器只能寄存N个数码。（ ）9、TTL反相器输入端悬空时，输出端为高电平。（ ）10、RAM是只读存储器的简称。三、单选题1.可编程阵列逻辑PAL，其与逻辑阵列是（ ）， 或逻辑阵列是（ ）。（A）可编程； （B）固定； （C）不确定。2下列所示触发器中属下降沿触发的是（ ）

28、。 （A） （B） （C）3如右图所示CMOS电路，其逻辑功能是（ )。 （A）CMOS异或门； （B）CMOS与非门； （C）CMOS或非门。 4十六路数据选择器应有( )选择控制端。（A）2； （B）4； （C）6 ； （D）8。5如右图真值表，B、C为输入变量，则输入与输出变量是（ ）。BCF001101011001（A）同或门；（B）异或门；（C）或非门。6在逻辑代数式F=AB中，若B=1，则F=（ ）。 （A）F=0 ；（B）F=A；（C）F=A。7如右图电路完成的是（ ）功能。（A）计数器；（B）左移移位寄存器；（C）右移移位寄存器。8有一计数器，其状态转换图如下所示，则该计数器（

29、 ）。（A）能自启动；（B）不能自启动；（C）不好判断。9如右图所示电路其输出F=（ ）。 （A） （AB）+（CD） ； （B） （A+B）（C+D） ； （C） （AB+CD） 。10在A/D转换过程中，应包含的步骤是（ ）。 （A）采样、量化、编码； （B）保持、编码、译码； （C）采样、保持、译码。四、化简（每小题5分，共15分）：（1）求逻辑函数Y=AB+AC+BC+C D的最简与非式；求逻辑函数Y=(A+BC)(B+C)的最小项之和形式；（3）求逻辑函数Y=m(0,1,3,4,5,6,7,9,13)的最简与或式。五、按要求将所给部件连接成相应的电路。（每小题5分，共20分）1设计一

30、个三人表决电路，结果按“少数服从多数”的原则决定。要求用38译码器74138及门电路实现。2用置零法将同步十六进制计数器74LS163接成十三进制计数器。Q3 Q2 Q1 Q0ET C EP 74LS163 LDCLK RD D3 D2 D1 D04 7 2 36 5 13用555定时器接成多谐振荡电路。4试用JK触发器接成D触发器。六、分析下列电路的逻辑功能。（每小题6分，共30分）1有一逻辑电路如右图所示，试写出其输出逻辑表达式。2由74LS153组成的逻辑电路如下图所示，试写出其逻辑表达式。3.已知逻辑函数A、B 和C的真值表如下表所示，试写出它们的逻辑表达式。 4如下电路是由两片同步4

31、位二进制计数器74LS160组成的计数器，试分析这是多少进制的计数器。5由两个三态门组成的逻辑电路如下图所示，试分析其逻辑功能。试题七（71.5）10 =（ ）2 =（ ）16 =（ ）8421BCD码 。2十进制数-13反码为 ；补码为 。3 D触发器的特性方程为 。4最基本的逻辑门电路是 、 、 。5 A/D转换过程要经过 、保持、 和 四个步骤完成。6三个D触发器构成计数器，最多有效状态为 ；若要成十进制计数器，则需要 个触发器，它的无效状态有 个。二、判断题：（每小题1分，共10分）（ ）1PAL逻辑器件的与阵列和或阵列均可编程。 （ ）28421BCD码 = 余3码1100 。（ ）

32、3TTL反相器输入端悬空时，输入端相当于接高电平。（ ）4一个模十的计数器也是一个十分频器。（ ）5OD门和三态门均可实现“线与”功能。（ ）6计数器和数字比较器同属于时序逻辑电路。（ ）7数码寄存器必须是同步的时序逻辑电路。（ ）8将N个触发器可构成N进制的扭环形计数器。（ ）9N进制编码器的输入与输出端数目满足n2n关系。（ ）10ROM是只读存储器的简称。三1可编程逻辑阵列PLA中，PLA的与阵列是（ ），或阵列是（ ）。 （A）可编程 （B）固定 （C）不确定Y2已知某二变量输入逻辑门的输入 A、B及输出Y的波形如下，试判断其为何种逻辑门的功能。（ ）（A）与非门；（B）或非门；（C）

33、与门；（D）异或门。3十六路数据选择器应有( )选择控制端。（A）2； （B）4； （C）6 ； （D）8。4如右图真值表，B、C为输入变量，则输入与输出变量是（ ）。BCF001101010110（A）异或门；（B）同或门；（C）或非门。5如右图电路所示，其逻辑功能是（ ）。（A）计数器；（B）右移移位寄存器；（C）左移移位寄存器。6如右图所示CMOS电路，其逻辑功能是（ )。 （A）CMOS与非门； （B）CMOS或非门； （C）CMOS异或门。7有一计数器，其状态转换图如下所示，则该计数器（ ）。（A）能自启动；（B）不能自启动；（C）不好判断。8有门电路如右图所示，则其输出Z的逻辑表达

34、式为（ ）。 （A）Z=（AB）； （B）Z=（A+B）； （C）Z=0。9下列所示触发器中属上降沿触发的是（ ）。 （A） （B） （C）10在逻辑代数式F=AB中，若B=0，则F=（ ）。 （A）F=A ；（B）F=A；（C）F=0。四、化简（每小题5分，共15分）1求逻辑函数F= A B+（A+B）C+BCD 的最简与非式；2求逻辑函数F=AB +AC(B+C D )的最小项之和形式；3求逻辑函数Y=m(0,2,3,5,7,8,10,11,13,15)的最简与或式。五、按要求将所给部件连接成相应的电路。（每小题5分，共20分）用置零法将同步十进制计数器74LS160芯片构成七进制计数器。

35、Q3 Q2 Q1 Q0ET C EP 74LS160 LDCLK RD D3 D2 D1 D02试用D触发器接成T触发器。4 7 2 36 5 13用右图的555定时器接成单稳态触发电路。4设计一个三人表决电路，结果按“少数服从多数”的原则决定。要求用八选一数据选择器CT54LS151实现。六、分析下列电路的逻辑功能。（每小题6分，共30分）1写出如下组合逻辑电路输出的最简与或式： 2已知逻辑函数Si 和Ci的真值表如表1所示，试写出Si和Ci的逻辑表达式。 表1 3有一逻辑电路如下图所示，试写出其输出逻辑表达式。 4如下电路是由两片同步4位二进制计数器74LS163组成的计数器，试分析这是几

36、进制的计数器。5由74LS153组成的逻辑电路如下图所示，试写出其最简与或式。试题八一、填空（每空1分，共10分）1、如果采用二进制代码为200份文件顺序编码，最少需要用（ ）位。2、和二进制数（1010.01）2等值的十进制数是（ ）。3、二进制数（+0000110）2的原码为（ ）、反码为（ ）、补码为（ ）。4、逻辑函数式A0的值为（ ）。5、逻辑函数式的最小项之和的形式是（ ）。6、逻辑代数中的三种基本运算是（ ）、（ ）、（ ）。二、单项选择题（每题1分，共10分）1、TTL输入端的悬空状态和接（ ）是等效的。（a）逻辑1（b）逻辑0，（c）电容，（d）电感2、TTL集成数字芯片，驱

37、动大负载电流时，用输出（ ）去驱动。（a）高电平,（b）低电平,（c）电感,（d）电容3、米里（Mealy）型电路的输出不仅与当时的输入有关，而且与（ ）的状态有关。（a）存储器（b）计数器,（c）可逆计数器,（d）分频器4、（ ）构成的多谐振荡器的稳定度最高。（a）555定时器,（b）环形振荡电路,（c）由施密特触发器,（d）反馈回路接入石英晶体振荡器5、（ ）又叫做多路（转换）开关。（a）译码器,（b）编码器,（c）数据选择器,（d）寄存器6、下面哪种转换器属于D/A转换器（ ）。（a）并联比较型 ,（b）逐次渐进型, （c）双积分型 ,（d）倒T型7、若两个逻辑式相等，则它们的对偶式（

38、）。（a）不一定相等,（b）都等于1,（c）都等于0,（d）一定相等8、n位逐次渐近型A/D转换器完成一次转换需要（ ）个CLK周期。（a）n,（b）n+1,（c）n+2,（d）n+39、三态门电路的输出可以为高电平、低电平及（ ）。（a）0,（b）1,（c）高阻态,（d）不定态10随着计数脉冲的不断输入而作递减计数的计数器是（ ）。（a）加法计数器,（b）减法计数器,（c）可逆计数器,（d）寄存器三、简单问答题（每题5分，共20分）1、化简具有无关项的逻辑函数： 2、电路使用的元件如图所示，画出输出电压的波形，并指出电路完成的功能。3、已知逻辑函数式Y1和Y2的真值表如表1所示，要求写出Y1

39、和Y2的逻辑函数式。表1A B CY1 Y20 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 00 11 10 01 11 00 11 04、用二进制补码计算23-11=？9-12=？。四、综合题（共60分）1、用触发器和门电路设计一个三人抢答电路。每个抢答者和裁判员各控制一个按钮。抢答开始后首先按下按键者将他控制的一个触发器置1，以后其他人按下按钮不再能将所控制的触发器置1。开始抢答以前，裁判应按动按钮将三个触发器全部置0。（7分）2、分析图a中给出的计数器电路。回答74160本身是几进制的计数器芯片？如图a连接后，说明P=1和 P=0时各为几进制。（6分）

40、 图a3、试用3线8线译码器74LS138和必要的门电路产生如下多输出逻辑函数，并画出逻辑原理图。（7分）4、（共6分）（1）图（1）中，已知CMOS边沿触发方式JK触发器各输入端的电压波形如图所示，试画出端对应的电压波形。（2）图（2）中，写出电路的次态函数（即与现态和输入变量之间的函数式），并画出在给定信号的作用下Q3的电压波形。假定各触发器的初始状态均为Q=0。图（1） 图（2）5、由555定时器接成的单稳态触发器如图所示，试画出和触发信号对应的V0波形，并计算输出电压V0的脉宽tw。图中R1=10千欧，C=100uF。（6分）6、如图所示，已知G1和G2为74LS系列OC输出结构的与非

41、门，输出管截止时的漏电流最大值为IOH(max)=100uA，低电平输出电流最大值为IOL(max)=8mA，这时输出的低电平为VOL(max)=0.4V。G3、G4、G5是74LS系列的或非门，它们高电平输入电流最大值为IIH(max)=20uA，低电平输入电流最大值为IIL(max)=-0.4mA。给定VCC=5V，要求满足VOH3.4V,VOL0.4V,试求RL取值的允许范围。（6分）7、分析下面的时序逻辑电路，写出驱动方程、状态方程、输出方程。（8分）8、如下图所示，计算G1的输出端最多可以驱动多少个同样的反相器。已知图中TTL反相器的高电平输入电流IIH=40u A,低电平输入电流I

42、IL=-1毫安，VOHOH（max）=-0.4毫安,VOLOL（max）=12毫安。（6分）9、用四选一数据选择器实现逻辑关系。已知四选一数据选择器在S=1时的逻辑功能表达式为：。（8分）试题九一、判断题（对的打“”，错的打“”，每小题一分。共10分）（ ）1、OC门的输出接在一起可实现线与。（ ）2、单稳态触发器的输出脉冲宽度大于输入脉冲宽度。（ ）3、编码器的输出端比输入端多。（ ）4、电平触发的触发器存在 “空翻”现象。（ ）5、通常用T（或改接后）触发器构成同步二进制计数器。（ ）6、n变量的全部最小项之和为0。（ ）7、。（ ）8、。（ ）9、可编程逻辑器件（PLD）的逻辑功能是由用

43、户通过对器件编程来设定。（ ）10、非方波信号经施密特触发器后变为方波信号。二、填空题（每空2分。共20分）1、（35）10=（ ）2。2、（0101）余3码=（ ）10。3、写出右图所示电路的输出状态。4、mi和mj（ij）为两个最小项，则mimj=（ ）。5、=（ ）。6、n位二进制译码器有（ ）个输出端。7、（-24）10=（ ）补码（用八位二进制码表示）。8、ROM由地地址译码器、（ ）和输出缓冲器等组成。9、=（ ）。10、半导体存储器的容量为1k4位，则该存储器有（ ）个地址。三、选择题（每小题2分。共20分）1、若逻辑功能是“有0出0，全1出1”，则为（ ）逻辑。A、与。 B、或

44、非。 C、异或。 D、同或。2、（25）10=（ ）8421。A、0010 1000 B、0010 0101 C、0101 1000 D、110013、CMOS与门（与非门）多余端的最佳处理方法是（ ）。A、接地。 B、接电源。 C、悬空。 D、接到使用端。4、若需寄存4位二进制数，则需（ ）个触发器。A、一。 B、二。 C、四。 D、八。5、由3个非门接成的环形振荡电路的周期是（ ）（每个门电路的延迟时间都是tpd）。tpd。 B、3tpd。 C、6tpd。 D、9tpd。6、（ ）是8421码的伪码。A、0111 B、0001。 C、1001。 D、1010。7、下列电路中，（ ）属于时序

45、逻辑电路。A、数据选择器。 B、译码器。 C、全加器。 D、寄存器。8、若JK触发器的JK=（ ）时，其输出状态将保持不变。A、00 B、01 C、10 D、119、TTL与门的输入端悬空时相当于输入为（ ）。A、逻辑1 B、逻辑0 C、0.1V的电平 D、不确定10、四位右移移位寄存器的现态为1011，则下一时钟到来后的状态为（ ）。A、1011或0101 B、0101或1101 C、1101或1110 D、1111或0111四、电路分析（1、2小题各5分， 3小题各10分。共20分）1、74LS138为八选一数据选择器，它的输出函数式为：（5分）试写出下图所示电路的输出函数式F的最简与或式

46、。2、试回答下图所示电路是几进制计数电路？3、电路如下图所示，写出电路的驱动方程、次态方程，作出状态转换图，并说明电路的逻辑功能。（10分）五、回答问题并画波形图（5分）将下图所示触发器改接成触发器，并画出改接后在CP和信号作用下输出端Q的波形。触发器的初态为0。六、电路设计（1小题10分，2小题15分。共25分）F的定时电容器（其他元件自定）设计一个频率约为1kHz、占空比为0.5的多谐振荡器。2、有一水箱由大、小两台水泵ML和MS供水，如图所示。水箱中设置了三个水位检测元件A、B、C。水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。现要求当水位超过C点时水泵

47、停止工作；水位低于C点而高于B点时MS单独工作；水位低于B点而高于A点时ML单独工作；水位低于A点时ML和MS同时工作。试用与非门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。（提示：用卡诺图化简含有无关项的逻辑函数）试题十填空题（每空1分，共15分）：1（93）10=（ ）2=（ ）16=（ ）8421BCD码。2 （-58）10的反码为 ；补码为 。（用8位二进制表示）3一个8位D/A转换器的转换比例系数k为0.12V，当输入代码为00110010时，输出电压为 。 4对n个变量来说，最小项共有 个；所有的最小项之和恒为 。 5三个D触发器构成计数器，最多有效状态为 ；若要成十进制

48、计数器，则需要 个触发器，它的无效状态有 个。6若输入变量A=1，则F = AB = 。7对于JK触发器，若=1，则构成 触发器。8一个8位数的D/A它的分辨率是 。9数字电路中存在回差电压的电路是 。二、判断题（对的打，错的打；每小题1分，共10分）：（ ）1、对于或门、或非门电路不用的输入端都可以通过一个电阻接地。（ ）2、把二个4进制计数器进行级联可得到一个8进制计数器。（ ）3、优先编码器只对同时输入的信号中的优先级别最高的一个信号编码。（ ）4、OC门和TSL门均可实现“线与”功能。 （ ）5、当与门的控制端为0时，信号不可以传送。（ ）6、一个模十的计数器可做一个十二分频器使用。（

49、 ）7、计数器和数字比较器同属于时序逻辑电路。（ ）8、若接通电源后能自动产生周期性的矩形脉冲信号，则该电路是多谐振荡器。（ ）9、用4片2568的RAM芯片可构成10248的存储器。（ ）10、单稳态触发器的分辨时间Td，由外加触发脉冲决定。三、单项选择题：（每小题1分，共10分；请将正确答案的编号填入表格中）15个触发器可以构成能寄存（ ）位二进制数码的寄存器。A、4； B、5； C、6； D、10；2若逐次逼近型ADC的输出为8位，设时钟脉冲频率为1MHz，则完成一次转换操作需要（ ）。A、8us； B、10us； C、12us； D、16us；3十六路数据选择器应有( )选择控制端。A

50、、8； B、6； C、4 ； D、2。4若某模拟输入信号含有600Hz、1KHz、3KHz、6KHz等频率的信号，则该ADC电路的采样频率应大于等于（ ）。A、1.2KHz； B、6KHz； C、2KHz； D、12KHz； 5如图（1）真值表，B、C为输入变量，则输入与输出变量是（ ）。BCF001101010110A、与非门； B、或非门；C、异或门；D、同或门； 图（1）6三态门电路的输出可以为高电平、低电平及（ ）。A、 0 ； B、1； C、高阻态； D、导通状态；7有一计数器，其状态转换图如图（2）所示，则该计数器（ ）。A、能自启动； B、不能自启动；C、不好判断。 图（2）8有

51、门电路如图（3）所示，则其输出Z的逻辑表达式为（ ）。 A、Z=0； B、Z=（A+B）； C、Z=1； D、Z=（AB）。 图（3）9下列所示触发器中属上降沿触发的是（ ）。 （A） （B） （C）10.正逻辑的高电平表示为（ ）。 A、 0 ； B、1； C、原变量； D、反变量；四、逻辑函数化简（每小题3分，共6分）：（1）F1（A，B，C）= （2）F2（A，B，C，D） = m（0，2，6，7，8）+d（10，11，12，13，14，15）五、分析题（共22分）1、（8分）写出如图（4）所示电路的输出Y1、Y2的逻辑函数式。（74HC138是3-8线译码器） 图（4）2、（8分）由集

52、成计数器74LS161组成的电路如图（5）所示，分析电路（1）画出电路的状态转换图（Q3Q2Q1Q0）；（2）分析电路的功能。（74161的功能表见第8页附录） 3（6分）有一逻辑电路如图（6）所示，试写出其输出逻辑表达式。 图（6）六、（12分）电路如图（7）所示。设各触发器的初态为0，试写出电路的驱动方程、状态方程和Z的输出方程；画出CP脉冲作用下Q1、Q2和Z端的输出波形。Q1Q2Z1ACPDJKFF1FF2 图（7）七、设计题（25分）：1（12分）设计一个三人表决电路，结果按“少数服从多数”的原则决定。要求用八选一数据选择器CT54LS151实现。2（7分）试利用复位端将同步十进制计

53、数器74LS160接成六进制计数器。且画出状态转换图。（其功能表见第8页附录）D3 D2 D1 D0CrETEPCPQ3 Q2 Q1 Q0COLD74LS160 3（6分）试用555定时器设计一个单稳态触发器，要求输出脉冲宽度为11ms。（设电阻为10K） 555VOVCOVCC RDGNDTHDISCTR72635841 附录：74LS161、74LS160功能表（161为十六进制、160为十进制）：输 入输 出 ET EP CPD3 D2 D1 D0Q3 Q2 Q1 Q00 0 0 0 0 1 0 d c b ad c b a1 1 0 保 持1 1 0 保 持1 1 1 1 计 数试题十一填空题（每空1分，共26分）：1 8线-3线优先编码器74LS148（反码输入、反码输出）： 当同时输入、时，则输出状态为 。2 n个变量共有 个最小项；任意两个最小项相与，结果为 。3RS触发器的特性方程为： ；约束条件为： 。4一个8位A/D转换器输入满量程为10V，当输入5V电压值时,输出数字量为 。5用TTL门电路驱动CMOS门电路必须考虑 问题。6（43.25）10=（ ）2=（ ）16=（ ）8421BCD码7A/D转换一