北邮 2012数字电路实验Quartus Ⅱ原理图输入法设计 实验报告_第1页
北邮 2012数字电路实验Quartus Ⅱ原理图输入法设计 实验报告_第2页
北邮 2012数字电路实验Quartus Ⅱ原理图输入法设计 实验报告_第3页
北邮 2012数字电路实验Quartus Ⅱ原理图输入法设计 实验报告_第4页
北邮 2012数字电路实验Quartus Ⅱ原理图输入法设计 实验报告_第5页
已阅读5页，还剩3页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、数字电路与逻辑设计实验报告Quartus 原理图输入法设计学院：信息与通信工程学院姓名： 班级：学号：指导教师：试验任务及要求用逻辑门实现一个半加器，仿真验证其功能，并生成新的半加器图形模块单元；用4中生成的半加器模块逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，永拨码开关设定输入信号，发光二极管显示输出信号；用3线8线译码器（74LS138）和逻辑门设计实现函数F= + B+C+CBA，仿真验证其功能，并下载到实验板测试。用拨码开关设定输入信号，发光二极管显示输出信号。实验目的1.熟悉用Quartus 原理图输入法进行设计和仿真；2.掌握Quartus 图形模块单元的生成与调

2、用；3.熟悉实验板的使用；设计思路及过程半加器半加器即实现一位二进制数相加。设a和b相加后进位为c,相加结果为s。则有：S= a+b= ；C=ab.所以实现半加器需要一个异或门和一个与门。全加器全加器即实现加数、被加数和低位进位三者相加，相加后和为，进位是，其逻辑表达式为：= ；=()+。所以全加器可以由两个半加器和一个或门组成。3线8线译码器实现函数3线8线译码器输入为3位2进制数、，输出有八个。每个输出是输入变量对应的最小项的非，是低电平译码。题目要求实现的函数F= + B+C+CBA=。F=+=。所以实现题目要求函数，需要一个3线8线译码器与一个与非门配合即可。实验原理图半加器全加器3.

3、3线8线译码器实现函数仿真波形图及分析半加器根据仿真图像，数据反映到图像上满足半加器的功能。实现一位二进制数的相加求和，并求出了进位，仿真成功。 全加器根据仿真图像，实现了3个一位二进制数相加，求得了和数及向高位的进位，仿真成功。3线8线译码器实现函数分析仿真图像，数值体现到图像上实现了函数F= + B+C+CBA，仿真成功。故障及问题分析半加器设计好后，在设计全加器的时候，用到了前边设计好的半加器模型，由于我没把半加器文件保存到与半加器一个文件夹下，在编译的时候报错。在全加器下载的时候，一开始没有分配好管脚，导致现象错误，后来分配好管脚，顺利在电路板上实现预期现象。总结及结论这次的实验，初次接触到软件Quartus ，在老师的指导下，通过自己动手设计，对这个功能强大的软件有了个大概的了解，收获不少。实验中，半加器、全加器的设计以及译码器的运用，都用到的数字电路与逻辑设计中的基础知识，感受

人人文库> 全部分类> 专业文献 > 工程机械

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论