2-3 8086系统总线时序

1、2.3 8086系统总线时序2.3.1 指令周期、总线周期和时钟周期每条指令的执行由取指令、译码及执行指令等操作组成。执行一条指令所需要的时间称为指令周期注意：不同指令的指令周期是不等长的 8086CPU与外部交换信息总是通过总线进行的CPU通过总线从存储器或I/O接口存取一个字节所用的时间指令周期=总线周期1+总线周期nT1+T2+T3+ T41 CPU执行指令的一系列操作都是在时钟脉冲CLK的统一控制下一步一步进行的时钟脉冲的重复周期称为时钟周期。时钟周期是CPU处理定时的最小单位，由计算机的主频决定 。如8086的时钟频率为5MHZ，故时钟周期为200ns。8086CPU的总线周期至少包

2、括4个时钟周期即T1、T2、T3和 T4处在这些基本时钟周期中的总线状态称为T状态。2一个总线周期完成一次数据传送，至少包含两个过程：（1）传送地址（2）传送数据CPU在T1周期将要访问的存储器或I/O端口的地址送上总线 在T2T4周期通过总线传送数据即数据传送必须在T2T4这3个周期内完成 否则在T4过后CPU将开始下一个总线周期。如果存储器或外设由于本身速度或其他原因，无法在3个T周期中完成与CPU的数据交换，则发出请求延长总线周期的低电平信号到CPU的READY引脚CPU检测到READY为低时，就在T3与T4之间插入等待周期 TW插入TW的个数与外设请求信号的持续时间长短有关通过插入TW

3、周期，以降低系统的速度为代价，实现了高速CPU与低速的存储器或外设同步工作。3如果在一个总线周期后不立即执行下一个总线周期即总线上无数据传输操作系统总线处于空闲状态，则执行空闲周期TiTi也以时钟周期T为单位 两个总线周期之间插入几个Ti与8086CPU执行的指令有关如8086执行一条乘法指令时，需要124个T周期而其间使用总线的时间极少，大部分时间用于CPU内部运算故指令周期中插入的Ti多达100多个4综上所述：共有T1、 T2、 T3、 T4、 Tw、 Ti六类时钟周期52.3.2 最小方式下8086系统总线周期（1）8086读总线周期在读总线周期，8086从存储器或I/O端口读入字节数据

4、。一个基本的读总线周期由4个T状态组成：6T1：20位物理地址在ALE的控制下锁存到74LS373，然后输出到地址总线上由 信号表明是读存储器还是读I/O端口， CPU还输出 有效信号，表示高8位数据总线上的信息可以使用T2： CPU撤消输出的地址信息，输出状态信息S7S3AD15AD0成为高阻悬空状态信号有效，启动被选中的存储器或I/O端口T3前沿（下降沿）：CPU采样READY，若READY=1,则在T3结束时：在 和 控制下，数据经74LS245输入CPU T4：结束总线周期,完成数据读T3： 能读出数据并送到数据总线上，则READY=1，否则READY=07T3周期：（2）CPU在T3

5、 周期的前沿采样READY线，若发现其为低，则在T3周期结束后，不进入T4周期，而插入一个TW周期。（1）若存储器或I/O端口的工作速度较慢，不能满足时序要求，则先将READY信号置为低电平；（3）以后在每一个TW周期的前沿，采样READY线，只有发现READY为高电平时，才在这个TW周期结束以后进入T4周期。在TW周期，CPU的控制信号，状态信号都不变。82. 8086写总线周期在写总线周期，8086将CPU输出的字节数据写到指定的存储单元或I/O端口。一个基本的写总线周期也由4个T状态组成写总线周期与读总线周期大致相同，主要介绍不同之处 ：9（1）要写入存储器或I/O端口的数据，在T2周期，即当16位地址线AD15AD0已由ALE锁存后，CPU就把要写入的8位数据，放至AD7AD0上了。（2）要写入，当然要由 信号来代替