基于DSP BUILDER的DDS信号发生器设计_第1页
基于DSP BUILDER的DDS信号发生器设计_第2页
基于DSP BUILDER的DDS信号发生器设计_第3页
基于DSP BUILDER的DDS信号发生器设计_第4页
基于DSP BUILDER的DDS信号发生器设计_第5页
已阅读5页，还剩18页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、基于DSP BUILDER的DDS实现2014.10.28什么是DDS?直接数字频率合成技术（Direct Digital Frequency Synthesis，简称DDS技术）是一种从相位概念出发直接合成所需波形的一种新的全数字频率合成技术，主要由相位累加器、正弦波形表、D/A转换器、低通滤波器组成。它具有频率转换速度快、相位噪声低、相位连续变化、频率分辨率极高、体积小、重量轻等优点。 DDS基本原理框架图基本原理:根据奈奎斯特采样定理，从连续信号的相位出发将一个信号取样、量化、编码，将采样值数字化后存入存储器作为查找表，然后通过查找表将数据读出，经过D/A转化器转化成模拟量，将存入的波形

2、重新合成输出。有关计算输出频率：K为频率控制字，fc为参考时钟频率,n为相位转化器的字长。在实际应用过程中，通过改变读取ROM的地址数目来改变输出频率 。DSP BUILDER设计流程设计步骤1，在Matlab/Simulink中进行设计输入。在Matlab中的Simulink环境中建立一个mdl模型文件，调用DSP Builder和Simulink库中的图形模块，连接构成系统级的设计框图。此步骤为建模。2，在Simulink中进行图形化仿真，并且分析该设计模型的正确性，经过修改完善，最后完成正确的模型仿真。3，通过SignalCompiler的模型文件来将mdl文件转化成通用的硬件描述语言VHDL语言。因为转化后的VHDL语言是基于RTL级的，所以这就是综合的VHDL描述。一、DDS建模输出频率为4500000HZ，幅度为89的正弦波 .Signal Compiler窗口二、转换根据实际情况进行相关的硬件设置，然后进行Hardware Compilation（硬件编译）操作流程：1.Convert MDL to VHDL：转换MDL文件为VHDL文件。2.Synthesis：综合。3. Quartus

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论