5种主流射频制造工艺

1、半导体材料可以分为元素半导体和化合物半导体两大类，元素半导体指硅、锗单一元素形成的半导体，化合物指砷化镓、 磷化铟等化合物形成的半导体。砷化镓的电子迁移速率比硅高5.7 倍，非常适合用于高频电路。砷化镓组件在高频、高 功率、高效率、低噪声指数的电气特性均远超过硅组件，空乏型砷化镓场效晶体管(MESFET )或高电子迁移率晶体管 (HEMT/PHEMT),在3 V电压操作下可以有80 %的功率增加效率(PAE: power addedefficiency)，非常的适用于高层(high tier)的无线通讯中长距离、长通信时间的需求。砷化镓元件因电子迁移率比硅高很多，因此采用特殊的工艺，早期为ME

2、SFET金属半导体场效应晶体管，后演变为HEMT (高速电子迁移率晶体管)，pHEMT(介面应变式高电子迁移电晶体)目前则为HBT (异质 接面双载子晶体管)。异质双 极晶体管(HBT)是无需负电源的砷化镓组件，其功率密度(power density)、电流推动能力(current drive capability) 与线性度(linearity)均超过FET，适合设计高功率、高效率、高线性度的微波放大器，HBT为最佳组件的选择。而HBT 组件在相位噪声，高gm、高功率密度、崩溃电压与线性度上占优势，另外它可以单电源操作，因而简化电路设计及次系 统实现的难度，十分适合于射频及中频收发模块的研制

3、，特别是微波信号源与高线性放大器等电路。砷化镓生产方式和传统的硅晶圆生产方式大不相同，砷化镓需要采用磊晶技术制造，这种磊晶圆的直径通常为4-6 英寸， 比硅晶圆的 12 英寸要小得多。磊晶圆需要特殊的机台，同时砷化镓原材料成本高出硅很多，最终导致砷化镓成品 IC 成 本比较高。磊晶目前有两种，一种是化学的MOCVD, 种是物理的MBE。SiGe1980年代IBM为改进Si材料而加入Ge,以便增加电子流的速度，减少耗能及改进功能，却意外成功的结合了 Si与 Ge。而自98年IBM宣布SiGe迈入量产化阶段后，近两、三年来，SiGe已成了最被重视的无线通信IC制程技术之一。 依材料特性来看， Si

4、Ge 高频特性良好，材料安全性佳，导热性好，而且制程成熟、整合度高，具成本较低之优势，换 言之，SiGe不但可以直接利用半导体现有200mm晶圆制程，达到高集成度，据以创造经济规模，还有媲美GaAs的高 速特性。随着近来IDM大厂的投入，SiGe技术已逐步在截止频率(fT)与击穿电压(Breakdown voltage)过低等问题获得 改善而日趋实用。目前，这项由IBM所开发出来的制程技术已整合了高效能的SiGe HBT(Heterojunction Bipolar Transistor)3.3V及 0.5“m的CMOS技术，可以利用主动或被动组件，从事模拟、RF及混合信号方面的配置应用。Si

5、Ge既拥有硅工艺的集成度、良率和成本优势，又具备第3到第5类半导体(如砷化镓(GaAs)和磷化铟(InP)在速度 方面的优点。只要增加金属和介质叠层来降低寄生电容和电感，就可以采用SiGe半导体技术集成高质量无源部件。此 外，通过控制锗掺杂还可设计器件随温度的行为变化。SiGe BiCMOS工艺技术几乎与硅半导体超大规模集成电路(VLSI) 行业中的所有新技术兼容，包括绝缘体硅(SOI )技术和沟道隔离技术。 不过硅锗要想取代砷化镓的地位还需要继续在击穿电压、截止频率、功率消耗方面努力。RF CMOSRF CMOS工艺可分为两大类：体硅工艺和SOI (绝缘体上硅)工艺。由于体硅CMOS在源和漏

6、至衬底间存在二极管效应， 造成种种弊端，多数专家认为采用这种工艺不可能制作高功率高线性度开关。与体硅不同，采用SOI工艺制作的RF开 关，可将多个FET串联来对付高电压，就象GAAS开关一样。尽管纯硅的CMOS制程被认为仅适用于数字功能需求较多的设计，而不适用于以模拟电路为主的射频IC设计，不过历经十几年的努力后，随着CMOS性能的提升、晶圆代工厂在0.25mm以下制程技术的配合、以及无线通信芯片整合趋势 的引领下，RF CMOS制程不仅是学界研究的热门课题，也引起了业界的关注。采用RF CMOS制程最大的好处，当然是可 以将射频、基频与存储器等组件合而为一的高整合度，并同时降低组件成本。但是

7、症结点仍在于RF CMOS是否能解决高 噪声、低绝缘度与 Q 值、与降低改善性能所增加制程成本等问题，才能满足无线通信射频电路严格的要求。目前已采用RF CMOS制作射频IC的产品多以对射频规格要求较为宽松的Blue too th与WLAN射频IC,例如CSR、Oki、 Broadcom 等 Bluetooth 芯片厂商皆已推出使用 CMOS 制造的 Bluetooth 传送器；英特尔公司宣布已开发出能够支持当 前所有Wi-Fi标准（802.11a、b和g）并符合802.11n预期要求的全CMOS工艺直接转换双频无线收发信机原型，包括 了 5GHz的PA，并轻松实现了发送器与接收器功能的分离。

8、而Atheros、Envara等WLAN芯片厂商也在最近推出全CMOS 制程的多模WLAN（.11b/g/a）射频芯片组。手机用射频IC规格非常严格，但是坚冰已经被打破。Silicon Labs最先以数字技术来强化低中频至基频滤波器及数 字频道选择滤波器功能，以降低CMOS噪声过高的问题所生产的Aero低中频GSM/GPRS芯片组，英飞凌立刻跟进，也 大量推出RF CMOS工艺的产品，而高通在收购Berkana后，也大力采用RF CMOS工艺，一批新进射频厂家无一例外都 采用RF CMOS工艺，甚至是最先进的65纳米RF CMOS工艺。老牌的飞利浦、FREESCALE、意法半导体和瑞萨仍然坚持

9、 用传统工艺，主要是SiGe BiCMOS工艺，诺基亚仍然大量使用意法半导体的射频收发器。而欧美厂家对新产品一向保守， 对RF CMOS缺乏信任，但是韩国大厂三星和LG还有中国厂家夏新和联想，在成本压力下，大量采用RF CMOS工艺的收 发器。目前来看，缺点可能是故障率稍高和耗电稍大，并且需要多块芯片，增加设计复杂程度。但仍在可忍受的范围内其他应用领域还包括汽车的安全雷达系统，包括用于探测盲区的24GHz雷达以及用于提供碰撞警告或先进巡航控制的 77GHz雷达；IBM在此领域具备领导地位，2005年推出的第四代SIGE线宽有0.13微米。Ultra CMOSSOI的一个特殊子集是蓝宝石上硅工艺

10、，在该行业中通常称为Ultra CMOS。蓝宝石本质上是一种理想的绝缘体， 衬底下的寄生电容的插入损耗高、隔离度低。Ultra CMOS能制作很大的RF FET，对厚度为150225p m的正常衬 底，几乎不存在寄生电容。晶体管采用介质隔离来提高抗闩锁能力和隔离度。为了达到完全的耗尽工作，硅层极 薄至1000A。硅层如此之薄，以致消除了器件的体端，使它成为真正的三端器件。目前，UltraCMOS是在标准6寸 工艺设备上生产的，8寸生产线亦已试制成功。示范成品率可与其它CMOS工艺相媲美。尽管单个开关器件的BVDSS相对低些，但将多个FET串联堆叠仍能承爱高电压。为了确保电压在器件堆上的合理 分

11、压，FET至衬底间的寄生电容与FET的源与漏间寄生电容相比应忽略不计。当器件外围达到毫米级使总电阻较 低时，要保证电压的合理分压，真正的绝缘衬底是必不可少的。Peregrine公司拥有此领域的主要专利，采用Ultra CMOS工艺将高Q值电感和电容器集成在一起也很容易。线 卷Q值在微波频率下能达到50。超快速数字电路也能直接集成到同一个RF芯片上。该公司推出PE4272和PE4273 宽带开关例证了 UltraCMOS的用处（见图）。这两个75Q器件设计用于数字电视、PC TV、卫星直播电视机顶盒和 其它一些精心挑选的基础设施开关。采用单极双掷格式，它们是PIN二极管开关的很好的替代品，它们可

12、在改善 整体性能的同时大大减少了元器件的数量。两个器件1GHz时的插入耗损仅为0.5dB、P1dB压缩率为32dBm、绝缘度在1GHz时高达44dB。两种器件在3V时 静态电流仅为8p A、ESD高达2kV。PE4273采用6脚SC-70封装，绝缘值为35dB。PE4272采用8脚MSOP封装，绝缘值为44dB。10K订购量时，PE4272和PE4273的价格分别为0.45和0.30美元。和Peregrine公司有合作关系的日本冲电气也开发了类似产品，冲电气称之为SOS技术，SOS技术是以“UTSi” 为基础开发的技术。“UTSi”技术是由在2003年1月与冲电气建立合作关系的美国派更半导体公

13、司(Peregrine Semiconductor Corp.)开发的。在蓝宝石底板上形成单晶硅薄膜，然后再利用CMOS工艺形成电路。作为采用具 有良好绝缘性的蓝宝石的SOS底板，与硅底板和SOI (绝缘体上硅)底板相比，能够降低在底板上形成的电路耗 电量。冲电气开发的RF开关的耗电电流仅为15“A (电源电压为2.53V)，与使用GaAs材料的现有RF开关相 比，耗电量降到了约 1/5。Si BiCMOS以硅为基材的集成电路共有Si BJT(Si-Bipolar Junction Transistor)、Si CMOS、与结合Bipolar与CMOS特性的Si BiCMOS(Si Bipol

14、ar Complementary MetalOxide Semiconductor)等类。由于硅是当前半导体产业应用最为成熟的材料, 因此，不论在产量或价格方面都极具优势。传统上以硅来制作的晶体管多采用BJT或CMOS，不过，由于硅材料没有半 绝缘基板，再加上组件本身的增益较低，若要应用在高频段操作的无线通信IC制造，则需进一步提升其高频电性，除 了要改善材料结构来提高组件的fT,还必须藉助沟槽隔离等制程以提高电路间的隔离度与Q值，如此一来，其制程将 会更为复杂，且不良率与成本也将大幅提高。因此，目前多以具有低噪声、电子移动速度快、且集成度高的Si BiCMOS制程为主。而主要的应用则以中频模

15、块或低层 的射频模块为主，至于对于低噪声放大器、功率放大器与开关器等射频前端组件的制造仍力有未逮。BiCMOS 2007-06-02 12:36 翻BiCMOS技术是将单、双极两种工艺合适地融合在一起的技术，但这绝不是简单、机械地掺和在一起，很多工艺可以一 块儿或设法结合在一起做。目前BiCMOS工艺主要有两种：一是以CMOS为基础的BiCMOS工艺，这种工艺对保证 CMOS器件的性能较为有利；二是以双极工艺为基础的BiCMOS工艺，这种工艺比较张扬BJT器件的性能。图1是以 CMOS为基础的0.8“m BiCMOS 器件的纵向剖面图。BiCMOS-C型是只使用少数双极性晶体管来驱动长线一输出

16、缓存器，而BiCMOS-E型则主要是以ECL技术为主， 用CMOS晶体管做为大型存储部件。这两种类型的BiCMOS由于需要将双极性晶体管和MOSFET (金属氧化半导体 场效应晶体管)集成于同一芯片，生产工艺复杂，比制造同种复杂程序的CMOS器件花费要高，它的成功与否将取决 于CMOS、GaAs在其各自应用领域取得成功的程度。BiCMOS-E性能不及GaAs与纯ECL技 术，因此在高档应用 场合性能不能与GaAs与纯ECL相抗衡。另一方面，BiCMOS的价格又不如CMOS便宜，因此，BiCMOSC必须争 取在价格上接近于CMOS，而在性能上又要能赶上GaAs技术。由图1可见，以外延双阱CMOS

17、工艺为基础，在N阱内增加了 N+埋层和集电极接触深N+注入(图中左边BJT)， 以减少BJT器件的集电极串联电阻阻值，降低饱和管压降；用P+区(或N +区)注入制作基区；发射区采取多晶硅掺 杂形式，与MOS器件的栅区掺杂形式一致，制作多晶硅BJT器件。因此这种高速BiCMOS制造工艺原则上不需要增 加其它的重要工序。以双极工艺为基础的BiCMOS工艺目前在国外，先进的双极工艺一旦被开发出来，就被用于BiCMOS工艺。以双极工艺为基础的BiCMOS工艺即为 一例，这种工艺的BiCMOS既顾全了 CMOS器件，使其与纯CMOS工艺中的器件相比性能毫不逊色；同时又兼顾了 BJT器件，使其与新的纯双极

18、工艺中的器件不相上下。这种工艺是在双阱CMOS工艺中加上精心设计的4张版图来制作BJT器件的。该BiCMOS工艺中BJT器件的外 基区和PMOS管的源、漏区同时形成，BJT器件的发射区可与NMOS管的源、漏区同时形成。所制作的BiCMOS器 件纵向剖面图如图2所示。(2)高速BiCMOS电路制作工艺和微细加工技术的特殊考虑双阱结构中的阱结构尺寸及其埋层对BiCMOS电路来说，需要仔细研究CMOS阱和BJT器件的集电极的工艺要求。一个主要的工艺设计折衷方案涉 及到外延层和阱的轮廓特性。对于BJT器件，一方面集电极-发射极之间的反向击穿电压U (BR) CEO、集电极电阻 和电容，以及生产工艺的可

19、控制性决定了外延层的最低厚度；另一方面，如果外延层太厚，特征频率fT就会下降而集 电极电阻RC值就会增大。对于MOS器件，在制作PMOS器件时使用N+埋层就要求外延层必须足够厚，以避免过大 的结电容和PMOS器件的背偏置体效应(back-bias body effect)。双阱结构中的N阱不仅影响PMOS器件，而且也可作为NPN型BJT器件的集电极。因此，除了应充分保证CMOS 器件的性能以外，N阱掺杂既要足够重以防止Kirk效应(Kirk effect)，同时又应足够轻，以增高BJT器件的U (BR) CEO。外延层与自掺杂在两种类型的埋层上生成轻掺杂的薄外延层，对外延沉积工艺来说是一种挑战

20、。必须使在垂直和水平方向的两种类 型杂质的自掺杂尽量地小，以避免在阱中需要过量的反掺杂。3）利用杂质离子注入降低MOS器件阈值电压在PMOS器件的沟道区通过硼离子注入调节，降低其阈值电压；制作NMOS器件沟道区时注入磷离子，不仅可使 NMOS器件的阈值电压分散性大为减小，而且还可减小N阱同P型衬垫的掺杂浓度比值。这一技术意味着N阱区掺杂 浓度可以降低，因而NMOS器件的阈值电压大为减小，结果使通信用BiCMOS电路 可在低电源电压（3.3V）下工作。4）用硅栅自对准工艺减小交叠电容制作MOS器件时采用硅栅自对准（在栅下源、漏区极少扩展）工艺，使栅源和栅-漏扩散区的重叠大大减小，栅- 源及栅-漏

21、交叠电容相应地大为减小。这样做有利于硅栅双阱BiCMOS电路的工作速度得以提高。此外，硅栅自对准 工艺也可明显减小设计同样沟长的MOS器件所需要的版图尺寸，因而芯片的集成度得到了提高（大约提高30%）。5）用高电阻率P型硅衬垫来提高工作速度BiCMOS器件应采用高电阻率P型硅衬垫，这样既与CMOS、射极耦合逻辑电路（ECL）和砷化硅（GaAs）工艺 有良好的兼容性，又降低了 NMOS器件的结电容，有利于提高通信和信息处理用BiCMOS电路的速度。在总结的RFCMOS有让人心动的性能缩放，而且与一些关注的变化（选配），如果噪音，自我增益，阻抗匹配，和布局的敏感 性，还可以在能力范围同时优化等特点

22、最小频率，增益和力量。为了克服这些挑战，有一些数字CMOS改进是必要的。首先是 一组模块化高性能的设备，可以添加，如果一特定的应用程序需要它。为方便costperformance权衡和一体化，典型CMOS工 艺提供了一种与多种模块化FET的套房氧化物和阈值电压。过程改进的射频/模拟应用倾向的关键无源器件组成像电感器件（布 局和厚电介质/金属加在模块），线性变容二极管，金属绝缘层金属（MIM）或边缘电容，低电阻公差25。二是一种先进的设备 模型套件，捕获高频行为，几何缩放，工艺偏差，和二阶效应。最后是这些模型的集成商业设计工具，包括方案设计，参数化 单元布局，时域仿真，频域模拟，混合信号模拟和寄

23、生参数提取。In summary RFCMOS has impressive performance gains with scaling, but also some concerns with variation （matching）, If noise, self-gain, impedance matching, and layout sensitivity and also in terms of the ability to simultaneously optimize characteristics such Fmin, gain and power. In order to

24、overcome these challenges, a number of enhancements to digital CMOS are needed. First is a set of modular high-performance devices that can be added if a particular application requires it. To facilitate costperformance trade-off and integration, typical CMOS processes provide a suite of modular FET

25、s with multiple oxides and threshold voltages. Process improvements for RF/Analog applications tend to consist of passives for critical devices like inductors （layouts and thick dielectric/metal addon module）, and linear varactors, metal-insulator-metal （MIM） or fringe capacitors, and low-tolerance

26、resistors 25.Secondis a suite of sophisticated device models that capture highfrequencybehavior, geometry scaling, process variation, and second-order effects. Last is the integration of these models with commercial design tools, including schematic design, parameterized cell layouts, time-domain si

27、mulation, frequency-domain simulation, mixed signal simulation, and parasitic extraction.CMOS since exploring the design spacewill take more time.CMOS的承诺是为大批量生产降低成本。增加的RFCMOS技术将数字技术提供了一个场效应管和先进的可扩展的RF模型及 设计的基础设施无源器件大菜单。超宽带技术的选择将由重大影响的标准，系统架构，频率规划，以及电路除了设备级的性能 拓扑。这两个新兴的标准是MB的宽带OFDM技术和DS。的MB - OFDM系统的

28、规格会相似，它们是低成本CMOS，包括放 宽的噪声系数和相位噪声的要求量身定做的蓝牙。该模式1超宽带的三月一日至四月8日GHz的频率范围内可降低复杂性的 模拟/射频前端，实现决策的RFCMOS可能。但是，UWB产品覆盖模式2千兆赫频率范围内的5月2号至十月六日，可能需要 硅锗HBT技术。不过，SiGe双极将直接合成的方法和多音生成方法的设备更好的选择，因为更好的设备匹配来自两极的CMOS 低的特点，在国家统计局虚假边将成果。在10方法,SiGe BiCMOS工艺是一个更好的选择，因为VCO是16 GHz和SiGe 双极设计将是一个低的正交VCO和高频分配器和国家统计局的电源解决方案。快速切换时

29、间频率合成器将在RFCMOS制难以 执行。SiGe BiCMOS和最初的RFCMOS并存，但在对低成本单个SOC的长期是可取的。数据处理以MB许多类似OFDM 技术在移动电话，以及无线局域网，因此设计和方法的RFCMOS可以修改和重用。一个市场的快速增长，主张在一个多芯片解 决方案使用一个不太先进的节点来降低成本，SiGe BiCMOS工艺。较长的开发周期会更喜欢，因为设计空间探索将需要更多的 时间的 CMOS。The promise of CMOS is for reduced costs with large volume manufacturing. RFCMOS technology

30、will augment the digital technology providing a large menu of FETs and passive devices supported by sophisticated scalable RF models and design infrastructure. The technology choice for UWB will be heavily influenced by the standard, system architecture, frequency planning, and circuit topology in a

31、ddition to device-level performance. The two emerging standards are MB OFDM and DS UWB. MB-OFDM system specifications will be similar to Bluetooth in that they are tailored for low-cost CMOS, including relaxed noise figure and phase noise requirements. The mode-1 UWB frequency range of 3.1-4.8 GHz a

32、llows less complexity for the analog/RF frontend, making RFCMOS implementations possible. However, UWB products covering the mode-2 frequency range of 5.2-10.6 GHz may require a SiGe HBT technology. However, SiGe bipolar will be a better choice of device for the approaches of direct synthesis and mu

33、lti-tone generation method because better device-matching characteristic from bipolar over CMOS will results in lower spurious sideband for SSB. In the approach of 10, SiGe BiCMOS is a better choice since the VCO is designed at 16 GHz and SiGe bipolar will be a low-power solution for the quadrature

34、VCO and high frequency divider and SSB. Frequency synthesizers with fast switching times will make implementation in RFCMOS difficult. SiGe BiCMOS and RFCMOS will coexist initially, but in the long term for low cost a single SOC is desirable. Much of the data processing in MB OFDM is similar to that

35、 in cellular telephones, and WLANs and therefore RFCMOS designs and methodology can be modified and reused. A rapid growth of the marketplace favors SiGe BiCMOS in a multi-chip solution using a less advanced node to keep costs down. A longer development cycle will favor CMOS since exploring the desi

36、gn space will take more time.如果一个硅锗SiGe）BiCMOS工艺，或一家电台FREQUEN - 赛扬（射频）CMOS工艺应落实 为加强对你下一步的发展 无线应用程序，这是怎么 确定？ 经理，设计师 甚至整个业务部门通常 开始设计在特定进程中 ， 也不能停下来评估 不同的进程每次新 产品。 然而 ， 如果你看一看， 不同的过程以及他们如何 可以受益您的设计，你可能 可以节省时间和金钱， 降低风险和改善 质量你的设计。 现在 可能是一个好时机， 尝试一些， 新的物品。 采取强硬看看 两个主要的过程中使用的& 设计 ， 用什么因素应 时考虑试图选择 为您的下一个项目的

37、进程。 实施适合工艺您的RF设计的会导致 良好的射频性能和低噪音 数字。 同时提供科技部铸造厂 SiGe BiCMOS和射频CMOS工艺。SiGe BiCMOS和射频CMOS工艺 各有长处和 在提供解决方案的设计需求 射频IC市场。由于所有系统 工程师知道，最低的成本 每平方毫米动议办公室策划，MODATES所有的性能 需求才是主要的 推手，所有技术选择决策简介过程 硅锗 BiCMOS 工艺采用了先进的 CMOS 技术，集成与 npn 型 双极晶体管和多个射频无源器件 用于模拟功能。 直接结果 清除的硅锗双极晶体管 BiCMOS 工艺是射频 CMOS 工艺，它是 其余的组成 CMOS 和射频无

38、源器件。 射频解决方案 ， 在降低成本的能力 ， 这是结果 会议占有较大的比例的要求RF 设计的需要。 有许多的重要因素 确定哪个进程最适合你的个人 应用程序。 评价您的设备的规范 确定 AC 特性，直流特性，林， earity ，匹配，温度依赖性，内存 要求和噪声要求应 并记录之前 ， 评估不同的过程 上课。 英尺和措施的 Fmax 是晶体管的每 formance ，指示如何的工作频率高 quency 您将能够实现您的设计。 一个经验标准规则是价值的 FT 过程应该是 10 倍 ， 工作频率为 您的设备。 的 Fmax 是频率是转录 三极管仍然显示出团结的功率增益。 那个 相关堡值的频率的部

39、分将 表现出团结的电流增益。 这两个变量 在评估潜在的重要的 RF 性能。 硅锗 BiCMOS 和射频 CMOS 工艺提供了许多不同 优势，但您的设计必须评估 整个过程中确定 ， 将提供最好的 适应和最低的成本。SiGe BiCMOS 工艺 高功率，低电流 RF 应用已 大型模拟和数字区小（70模拟和 30 的数字），通常是最适合的 SiGe BiCMOS 工艺 的过程。高功率允许良好的传输 功率和低电流使部分有长的电池寿命。SiGe BiCMOS工艺过程具有很高的 截止频率和良好的噪声性能， 使他们能够满足严格的要求 由如 IEEE 组织，成立今天的标准。SiGe BiCMOS 工艺过程是能

40、够实现更高的增益 比 RF CMOS 和历史价值，有较好射频 CMOS 多过程模型。 SiGe BiCMOS 工艺珠， 盟友显示更好的性能，虽然射频CMOS 可能是一个更可行的解决办法 ， 如果您的局限性 是空间和成本射频 CMOS 尽管 SiGe BiCMOS 工艺技术提供 由固有的美德改善 RF 性能 能力，这两极技术提供，这台湾研华，4-14 天必须对判断 较低的成本优势 所提供的射频 CMOS。 射频 CMOS 能够亲 ducing 因为较小的小尺寸 在先进的 CMOS 加工用几何。 相比，双极技术通常是一或两个在后面的 CMOS 线宽后代。 那个 共死于提供的射频 CMOS 规模优势

41、是 功能的比例数字到的模拟区设计。 设计一个大型数字至模拟比 典型的受益于较低的几何射频最CMOS 输出。 RF CMOS 是通过提供更多的晶圆厂 ， 而且 突出更容易获得晶圆厂半导体公司。 如果设计要求采取综合微 控制器和堆垛一死 ， 或将多个芯片 到一个单芯片模块 ， 是不是你的选择 设计，射频 CMOS 通常会配合微控制在较小的地区。没有NPN管模块，射频 CMOS 工艺较少 ， 面具和 signifi - cantly 缩短周期。 然而，由于较小的几何， 埃特里过程出现，在面具层数在 SiGe BiCMOS 和 CMOS 射频使用变得更加 相等，如图 1 所示。 拥有数目相等 有助于各

42、级的面具在较小的几何过程 的水平 ， 而处理成本。射频 CMOS 工艺上有更好的电压线性度 年龄比 SiGe BiCMOS 工艺过程。 然而，射频 CMOS 过程通常不具有相同的质量噪声性能相同的几何尺寸锗BiCMOS 工艺。 噪声影响的 introduc 电路， 荷兰国际集团将电压和电流小的波动。 如果 电压或电流受影响的是电路的一部分 控制的频率，如低的设备，噪声 放大器，压控放大器和混频器， 可能无法按原定。 与一硅绝缘体（SOI）工艺，将有助于隔离噪音很大 ， 但可以添加到您的成本设计。 许多RF CMOS工艺提供了选项，如作为三好 ， 深沟槽隔离，以协助 降低噪音。几何尺寸 几何尺寸

43、是另一个重要的属性锗BiCMOS或RF CMOS工艺。不应该的决定根据取得最新的或最小的过程是你的要求，除非该设备。经常， 最新进程将有更小的尺寸，但节省成本 ， 从更小的芯片尺寸造成的不 无法弥补的更昂贵的掩模组和思礼， 利大于弊，特别是如果您的产品将运行低火山， umes 。的几何尺寸往往直接关系到噪声系数，工作电压，尺的 Fmax 瓦勒拉 统一电力公司。 为了实现相同的性能与SiGe BiCMOS和CMOS射频，一般的规则有他的, torically 一直认为 ， 射频 CMOS 几何尺寸 必须领先一代的SiGe BiCMOS工艺 的过程。例如，0.25微米RF CMOS会 生产同样的 0.35 可用频率范围微米SiGe BiCMOS工艺。 图2显示，由于几何尺寸减小，速度增加。 这个图 还表明 ，