仪器总线及虚拟仪器

1、第二章： 虚拟仪器的硬件接口和总线体系 虚拟仪器二种类型:1 功能确定型 PC 仪器 2 功能开放型 PC 仪器特殊单一的测控型PC 仪器为第1种类型。我们讲大部分虚拟仪器为第2种类型。 一 总线的一般概念 1 总线： 用来传递信息的一束信号线的集合。微机芯中间，各部件和外部设备间采用总线进行连接，实现相互间的信息或数据交换。广义地说： 总线就是连接二个以上数字系统的信息通路。虚拟仪器所使用的芯片之间，插卡与PC 机之间，以及其他仪器系统之间通过总线进行。重要性： 总线的标准，规范对所设计的仪器系统的性能 先进性 起关键作用。 2。PC总线的发展概述PC计算机的系统总线主要用途：是主CPU和磁

2、盘驱动器、显示器和打印机及其它I/O外设之间传送数据。最早应用计算机系统总线是IBM的16位工业标准总线（I SA）。非常成熟、支持度高。但ISA总线由于制定时间久，有局限性：其数据宽度为16位，总线同步时钟也只有8MHz。CPU从8086发展到Pentium、酷睿双核、四核等 , CPU的数据宽度和工作频率有了很大提高，ISA总线显然就满足不了芯片的要求，造成了CPU与外设之间的数据瓶颈问题。2。PC总线的发展概述为解决这个问题，计算机界作出了努力。出现了多种计算机总线，比较典型的有EISA、VESA、PCI等。Compaq等计算机厂商联合推出了lsA总线的32位扩展标准（EISA）。EIS

3、A总线将lsA总线的数据宽度扩展到32位，同时也将寻址能力扩展到4G。EISA总线还推出了一种新的传送方式：碎发传送。数据传送率大有提高。最重要的一点是：EISA总线与IsA总线保持向下兼容，IsA外插卡能用于EISA插槽内，保护了用户的利益。与EISA同期出现的总线还有美国Motorala公司的VME总线。这也是一种32位总线。但它谈不上系统同步时钟，因为它是一种串行总线。由于它主要用于Motorala公司的68000系列CPU，在国内较为少见，熟悉它的人并不多。2。PC总线的发展概述与EISA同期出现的总线还有美国Motorala公司的VME总线。这也是一种32位总线。它是一种串行总线。由

4、于它主要用于Motorala公司的68000系列CPU，VXI总线由此扩展。2。PC总线的发展概述随着CPU的发展，Pentium、P6及以后的酷睿双核、四核成为当今的主流芯片。P6这样的高速cPu，无论在容量上还是在图像处理等，均有极高的数据通过量来支持。显然已远远超过象ISA、EISA这些标准总线的传送能力。各种“局部总线”就应运而生。在许多局部总线中，VESA局部总线和PCI局部总线是最具代表性的两种。VESA局部总线是视频电子标准委员会（Video Electionics Standands Associatlon）制订的一种局部总线。其目的是解决CPU与视频设备（例如VGA等）之间的

5、数据传送的瓶颈问题，当然，其他诸如磁盘驱动器、网卡等外设也可从其高数据宽度和高操作频率上获益。VESA局部总线是一种32位总线，并且具有32位寻址能力。总线的最高同步时钟可达到50MH：。数据传输能力最高可以达到16oMB / s。vESA总线还可以扩展到64位，相应地，最大数据传输能力也提高到267MB / s。2。PC总线的发展概述VESA局部总线是一种32位总线，并且具有32位寻址能力。总线的最高同步时钟可达到50MH：。数据传输能力最高可以达到160MB / s。vESA总线还可以扩展到64位，相应地，最大数据传输能力也提高到267MB / s。vEsA总线只定义了一种5v信号环境，对

6、于3. 3v则没有定义。vESA总线有一个较大的缺点是它只能带最多3个插槽。这严重限制了这种总线的应用。2。PC总线的发展概述PCI总线：外围元件互连（Peripheral Component Interconnet）是一种为主CPU和外设之间提供高性能数据通道的总线（PCI总线）。PCI元件互连（Periphera1C0mponent Interconnect）是一种为主CPU和外设之间提供高性能数据通道的总线（PcI总线）；PCI总线规范是由Intel公司为首的一个PCl特别兴趣小组（Specical interest Group）制订并维护的。PCI总线也是一种32位局部总线，可进行32

7、位寻址。可作单数据操作，也可作碎发传送。PCI局部总线的一个与其他总线最大的区别是它有一个特别的地址空间：配置空间( Configuration Space）。PCI总线有许多优点：数据线和地址线采用多路复用结构，减少了针脚数。目标设备可以只用47条引脚，而总线主控可以只用49条引脚。PCI总线定义了两种信号环境：5V和3 . 3V。这两种信号环境可以很容易地转换。3 . 3V的定义也为PCI总线用于便携机开辟了道路。独立于处理器。因而可支持多系列的处理器。32 / 64位总线透明性，允许32位64位器件相互协作允许PCI局部总线扩展板和元件的自动配置。在PCI器件上包含有寄存器，上面带有配置

8、所需的器件信息。一 总线的一般概念总线的标准，规范对所设计的仪器系统的性能 起关键作用。 先进性 可靠性 兼容性 互换标准性 扩充和开放性 2 总线的分类 按用途，应用场合，分三类：片总线内总线 （ I- BUS）外总线 （E-BUS） 2 总线的分类片总线芯片内部总线，(元件做总线)连接集成电路芯片中内部各功能单元的信息通路。应用： 电子程序借助于（EDA） 电子设计自动化，设计专用集成电路（ASIC）。提供给厂家= 加工制造出集成电路。优点： 保密性好，使用方便，性能可靠。2 总线的分类内总线 （I-BUS）称系统总线，板间总线，又称微机总线。构成PC机多插板的相互连接，是微机重要组成部分

9、。对虚拟仪器应用是重要的， 结构性能影响= 工作效率，可靠性。 2 总线的分类外总线 （E-BUS） 通讯总线，用于PC 之间， PC 与其它仪器，外设的相互连接。非PC 专有，借用总线标准，加以应用而形成。 2 总线的分类从仪器结构来分： 二类：1 以微处理器为核心面向处理机结购。2 以总线为中心的面向总线的结构。第1 类 ： 用于智能仪器第2类： 用于PC 仪器 （虚拟仪器） 标准总线的优点： 简化了硬，软件设计。*从硬件角度讲，仪器就是将接口卡挂在PC总线上构成的。由于采用标准总线，不同厂的接口卡可互相调换，也可自己设计。硬件设计具有方便性，设计周期大大缩短。*软件角度 因硬件均为相对独

10、立的模块，使编写模块的相应软件容易调试和修改均方便，构成模块化程序，供多个用户使用，提高效率，降低软件成本。简化系统结构面向总线结构节省连线，系统清晰明了，提高系统性能和可靠性。 标准总线的优点：易于扩展标准总线，扩展非常容易。按扩展要求，自己设计或购买适当的插卡，软件上编出相应程序。就完成功能扩展。 但受到总线带戴能力等条件因素限制。易于开放应用系统通过软件，或硬件（插卡） 进行性能升级。易于调试和维修 总线分类： 内总线： PC/ XT/ AT（ISA) bus EISA bus STD bus Fast bus VME bus = ( VXI bus)NU busMulti busIBM

11、 Micro channelFuture busVES bus PCI bus 总线分类：外总线： IEEE 488 ( GPIB ) RS 232 C RS 422 ( 423) SCSI CENTRONIC 二 PC 总线标准 STD 总线标准 PC 总线分 PC/XT .AT. EISA、PCI、USB等几种形式，具向上兼容性。STD 为工业控制微机标准总线系统1 PC/ XT 总线IBM PC/ XT 带有8 个扩展插槽，除第 8 个外，信号线完全相同，有相同的含义。由62条信号线组成，分成二排，即A排，B排，排列在插槽的二面，依次排成A1至A31，B1至B311 PC/ XT 总线P

12、X /XT 有 62条信号线，数据线8条，地址线20条，寻址范围1M。 各主要引脚功能如下： （1）RESETDRV （B 2# 引脚）：系统加电复位= 输出高电平，平时，低电平。（2） OSC（B30#引脚） ： 系统时钟信号输出端。1 PC/ XT 总线（3）A19A0 （A12#31# ）20 位地址总线，其中A9A0 可用作PC I/O 寻址编码。（4）ALE （B28 #引脚）低8位地址锁存信号输出端，高电平有效。（5）D7D0 （A2#A9#） 8位双向数据总线。（6）AEN（ A11# ）地址允许信号输出端，当它低电平时，总线由CPU控制； 高电平时，总线由DMA控制器使用。1

13、PC/ XT 总线（7）MEMW（B11#）MEMR（B12#）存贮器写、读信号输出端，低电平有效，20位地址寻址。 （8）IOW（B13#）IOR（B14#）I/O 口写、读信号输出端，低电平有效，10位地址寻址（9） I/OCHCK（A1# ）外部电路奇偶检验信号输出端，低电平表示有校验错误发生。（10）I/O CHRDY （A 10 # ）外部I/O 准备好信号输出端口，高电平表示已准备好。 当总线接有内贮或慢速电路时，可用该端输入一个低电平表示尚未准备好，告知 CPU 或 DMA 以便插入适当的等待状态，确保数据传输的正确。1 PC/ XT 总线（11）IRQ7IRQ2（B21#B25

14、、B4#） 6个外部中断请求输入端，上升沿有效，高电平应维持到CPU 响应为止， IRQ2优先级，级别最高，IRQ7最低。 （12）DRQ3DRQ1（B16#、6#、18# ） DMA 通道请求信号输入端，高电平有效。DRQ1优先级最高。（13）DACK3DACK1（B15、26#17#19#）DMA响应信号输出端。DACK0用于动态存贮器刷新控制。2 PC/AT 总线PC/AT 总线在XT 总线基础上扩展，原62 脚插槽基本保留，增加36 脚插槽。这样AT总线工98个引脚。结构如下：2 PC/AT 总线新增信号线主要有：（1）A23A20 （C2#C5#） 新增最高位地址，它与原A19A0

15、一起构成24位地址的寻址能力，同时重复新增A19A17 （ C6#C8# ）三条地址线，在扩展槽上 A23A17 是不锁存的。（2）D15D8 （C18# C11#）新增8位数据总线，同原 D7D0 一起进行16位数据读写，同时也可用数据高字节允许信号 SBHE（C1#）（低电平有效）。 控制的数据线高8位，低8位，或整字等形式，进行读写操作。（3）IRQ14IRQ10（D7#D3#） 新增加中断请求信号。2 PC/AT 总线（4）SMEMW（B11#）SMEMR（B12#）用于1M 空间的存贮器读写。（5） MEMW（C10#）MEMR（C9#）用于16M 空间的存贮器读写。（6）MEMCS

16、16(D1#)存贮器16位数据传递选通信号输入端，低电平有效，选通信号常由 A23A17 地址译码电路产生。2 PC/AT 总线（7）I/OCS16（D2#）16 位I/O 数据传送，选通信号输入端。 （8）OWS（B8#）零等待信号输入端。 低电平CPU 可不用等待，当总线插卡，令 MASTER（D17#）为低电平。 CPU让出总线，让该插入设备为主控器。3 EISA 总线EISA 总线出现为满足PC机发展更高要求 如：高分率显示；实时图象处理； 网络窗源共享； 复杂数据处理。由9家厂商联合开发： 扩展工业标准结构EISA 总线。EISA 总线是在AT总线基础上进行扩展而成，由原AT 总线6

17、2加36引脚 （ 共98个引脚）信号，扩展到196各引脚信号。新增信号是原AT总线插槽引脚中间又增加新的引脚来达到。 3 EISA 总线目的在于： 1 原来AT 总线上的各种卡（ 插板） 可直接插在EISA 总线上。 2 EISA 总线插槽使用是特殊构造的插座，能满足要求。3 EISA 总线在EISA 总线中，附加到AT总线上的信号有以下几种：（1）BE0BE3（F18#、E17#F17#F15#）字节允许信号，信号分别表示32位数据总线上，那个字节与当前总线周期有关。它们与80386 （80486）CPU上的BEOBE3有同样功能。（2）M / IO（F 10#）存贮器或接口指示信号，用该信

18、号的不同电平来区分EISA总线上是内存周期，还是接口（O/I）周期。（3）START（E2#）起始信号，表明EISA 总线周期开始。3 EISA 总线（4）CMD（E1#）定时控制信号，在EISA 总线周期中提供定时控制。（5）LA2 LA31 （H5# E18#）： 地址总线信号，这些信号在底板上没有锁存，可实现高速传递。他们与 BE0BE3 一起，共同决定32位地址的寻址空间，范围4G。（6）D16 D31 （H7# G18#）数据总线的高16位， 该信号与原来AT 总线上定义的D0D15 共同构成32位数据总线，使EISA 总线具备寻址32位 数据的功能。3 EISA 总线（7）MAC

19、KN（H19#）： 总线主控器指示信号，用该信号表示第n个总线主控器已获总线控制权。（8）MREQN（G19# ）主控器请求信号，总线上主控器在希望获得总线时，发出此信号，用请求得到总线控制权。（9）MSBUST （E9# ）用来指明一个主控器有能力完成一次猝发传递周期。3 EISA 总线（10）SLBUST （E8 #）用来指明一个控制器有能力接受一次猝发传递周期。（11）EX32， EX16 （E4#E7#）指示受控器是一个EISA 板，并能支持32位或16位周期。若一个周期开始，这两信号均见效，则总线变成AT 总线的兼容方式。（12）EXRDY （E3#）指示一个EISA 受控器准备结束

20、一个周期。 2）EISA总线的主要特点 AT 总线上扩展，与AT 兼容，所有AT 插板可在EISA 上运行。 具有较高传输速率，可达 33MB/S 速度进行32位猝发或传输。 规定中断线使用电平触发。 总线裁决使用集中方式进行，使 EISA 总线有效的支持构成多CPU 系统。 3）利用inter 芯片构成EISA 总线PC 机系统举例：3）利用inter 芯片构成EISA 总线PC 机系统举例：上述EISA 总线，关键芯片3块，外围接口芯片 ISP 82357总线主控接口控制器 BMIC 82355EISA 总线控制器 EBC 823584.STD 总线STD 总线是工业控制微机，标准总线，具

21、有良好兼容性。品种多，易选择，高可靠，在恶劣条件环境长时间工作。STD 总线有56线，114线，136线三种标准。*STD 总线插件板都是有尺寸，厚度规范的，不能随意更改。插接引脚排列分 元件面单号序数排序 焊接面双号序数5.PCI总线PCI总线( Peripheral component Interconnection）外设互连总线的简称由Intel公司推出的32/64位标准总线。PCI总线是一种与CPU隔离的总线结构，并能与CPU同时工作。这种总线适应性强、速度快、数据传输率为133MB / s。适用于目前大部分微型计算机。5.PCI总线PCI总线不依附于具体处理器总线。PCI是在CPU和

22、原来的ISA系统总线之间插入的另一级总线，具体由一个桥接电路实现对这一层的管理，并实现上下之间的接口以协调数据的传送。管理器提供了信号缓冲，使之能支持10种类型的外设接口，并能在较高时钟频率下保持高性能。PCI总线也支持总线主控技术，允许智能设备在需要时取得总线控制权，以加速数据传送。5.PCI总线一个PCI接口包括一系列的寄存器，位于PCI接口上的一个小容量的存储器中，其中包含了PCI接口的信息。根据这些寄存器中的信息，计算机就可以把PCI接口自动配置到系统中，这个特性被称为即插即用（PnP）特性，这是PCI总线在最新的计算机系统中变得流行的原因之一。PCI总线的主要性能特点如下：总线时钟频

23、率为33MHz/66MHz；最大数据传输速率在时钟频率为33MHz时为133MB /s ( 32位）或266MB / : ( 64位）；时钟为同步方式；总线宽度为32位/64位：能自动识别外设（即插即用功能）；具有与处理器和存储器子系统完全并行操作的能力；支持64位寻址能力；完全的多总线主控能力。2）PCI总线引脚PCI总线包含32位（或64位）数据总线和32位（或64位）地址总线。地址总线和数据总线是多路复用的，它们在连接器上标识为ADO一AD63。32位PCI总线具有连接引脚号1到62，而64位PCI总线具有连接引脚号1到94。下表给出了PCI总线各个引脚定义。3） PCI总线结构连接方式

24、PCI总线的基本连接方式如图所示。CPU总线是单独的并独立于PCI总线。可看到CPU总线（即前端总线）和PCI总线由桥接电路（称北桥芯片或GMCH）相连。北桥芯片除含有桥接电路外，还有cache控制器和DRAM控制器等其他控制电路。PCI总线上挂接高速设备，如图形控制器、IDE、SCSI设备、网络控制器等。PCI总线和ISA / EISA总线之间也通过桥接电路（称南桥芯片或ICH）相连；ISA/EISA上挂接传统的慢速设备，继承原有的资源。PCI总线还有其他一些连接方式，如双PCI总线方式、PCI to PCI方式、多处理器服务器方式等。4）PCI总线的中断和总线仲裁PCI总线支持4种中断（#

25、INTA#INTD）。任何PCI设备接口都可以使用INTA，但是只有多功能接口可以使用其他3种中断（#INTB#INTD）。根据系统BIOS的设置，这些中断可以被PCI桥接器导入IRQx中断中的一个。例如，100Mbits的以太网卡可以触发中断#INTA，该中断将被导入IRQ10o在PCI总线上，总线主控器是总线上的设备，它可以接管总线的控制权。为了避免总线冲突，PCI使用REQ（请求）信号和GNT（授权）信号来对总线的使用进行仲裁。4）PCI总线的中断和总线仲裁当某一总线主控设备需要控制总线时，它就会激活REQ信号，用以表示请求控制PCI总线若请求被接受，仲裁逻辑电路就激活G NT信号；于是

26、发出请求信号的总线主控设备就可以获得总线控制权。5） PCI接口的配置寄存器每个PCI接口都有256字节的配置存储器，每4个字节构成一个32位的寄存器，配置存储器是由64个32位的寄存器组成。配置存储器的前64个字节为预定义信息区（又称标题区）；其中的信息由PCI SIG组织进行预定义；后192字节为特殊配置数据区，其中的内容根据接口的特性由生产厂家定义。主机系统可以通过配置存储器给出的信息来配置操作系统，以实现PCI接口的即插即用特性。下图给出了配置存储器的前64字节的内容5） PCI接口的配置寄存器（l）设备识别码和厂商识别码。设备识别码若为FFFFh，表示没有安装设备，而其他数据都表示设

27、备的编码。厂商识别码是由PCI SIG组织进行分配的这个编码一般显示在BOIS的启动画面里例如，Motorola的厂商识别码为1057h , EPSON为1008h , Intel为8086h等。（2）状态和命令格式图所示（3）类别码和修订号类别码有3个字节，第一个字节定义部件的主类别（00h表示没有类码，01h表示大容量存储器，02h表示网络控制器，03h表示视频控制器，04h表示多媒体组件，05h表示内存控制器，06h表示桥接器），第二个字节为设备的子类码。第三个字节用于定义组件的编程接口。前2个字节的代码定义见下表5） PCI接口的配置寄存器（4 ) BlST（内部自测）是一个8位字段，

28、最高有效位定义设备是否可进行一次BIST，次高有效位定义是否将要执行一次BIST（该位置上的1表示要执行一次BIST）。第0位到第3位定义了BIST执行过后的状态码（0值表示没有错误）。（5）标题字段。标题字段定义了在最开始16字节的报头以后的48个字节的布局，最高有效位定义了该设备是否多功能设备，1表示是多功能设备。（6 ) CLS（高速缓存行大小）定义部件中的高速缓存行的大小。（7）等待时间定义了PCI总线操作所需的时间，其中的时间值为等待时间加上8个PCI时钟周期。（8）基地址。该区域存放了内存的基地址、I/O地址空间和扩展ROM的地址。前两个双字包含位于PCI接口中的内存的32位基地址

29、或64位基地址。内存基地址的格式如下：第3个双字包含I/O空间的基地址，其格式如下：5） PCI接口的配置寄存器（9）扩展ROM基址。允许将扩展ROM的地址放到32位存储器地址区域里的任何位置。（10 ) MaxLat和MinGNT都是只读字段，它们定义了最大和最小等待时间值。（11 ) INT-Line是一个只有4位的字段，用于定义所用到的中断信号线（IRQ0-IRQ15 )，字段值0000-1111分别表示使用IRQ0-IRQ15。PCI桥接器可以将这个中断转接到适当的IRQ信号线上。（12）INT-Pin也是一个4位的字段，它定义了设备正在使用哪一根PCI中断信号线( #INTA-#IN

30、TD ) , 0表示没有中断，1表示#INTA , 2表示INTB依此类椎。6 ） I/O寻址6 ） I/O寻址标准PC的I/O寻址范围是以0000H-FFFFH的64KB空间，只需要16位地址线，而PCI总线可以支持32位或64位寻址。PCI设备可以按以下两种方式进行配置。6 ） I/O寻址（1）配置方式通过两个标准地址（0CF8H和0CFCH）来配置PCI设各。其中地址为0CF8H的4个字节称为配置地址寄存器，用于访问配置地址区域；0CFCH的4个字节称为配置数据寄存器，用于从PCI设备的配置存储器中读一个32位数或把一个32位数写入PCI设各的配置存储器中（2）配置方式把每个PCI设备映

31、射到C0000-CFFFH的4KB大小的I/O空间中。要使用配置方式二，应该激活0CF8H地址处的配置寄存器CSE；CSE寄存器的格式定义如下Bit7-bit4为0000时是正常模式，为0001-1111时是激活配置区。这4位的值除了0000外，其他任何数值都可以将映射配置区激活激活后，C000H到CFFFH之间的所有I/O地址都可以当成是正常的I/O端口来操作。 Bit3-bit1为功能位。定义了多功能PCI设备中的功能数。 bit0为SCE位。0表示配置周期，1表示特殊周期。7） . BIOS中的PCI扩展功能PCI总线的系统对BIOS进行了扩展，这些扩展功能提供了对PCI接口配置的支持。

32、BIOS中的PCI扩展功能是通过中断1AH来进行访问8） PCI总线的发展Intel推出一种称为MiniPCI的总线标准。Mini PCI对原来的PCI总线在控制线路和功能作了改进，减小了外形尺寸，用于便携式计算机。为了满足系统对总线带宽的需求，Intel推出的新一代PCI总线规范称为PCI-X，主要适用于133MHz总线时钟频率的台式机主板。更新型的PCI-X2.0可适用于总线时钟频率为533MHz主板。PCI-X与传统PCI总线的比较如表所示。6.AGP总线1）概述AGP ( Accelerated Graphics Port，加速图形接口）是一种专为提高视频带宽而设计的总线规范。AGP插

33、槽可以插入符合该规范的AGP显示插卡。视频信号的传输速率可以从PCI的133MB/s提高到266MB / s (1x模式）、533MB / s (2x模式）、1066MB / s ( 4x模式）或2133MB / : ( 8x模式）。AGP不能称为总线，因为它仅在AGP控制芯片和AGP显示卡之间提供了点到点的连接。6.AGP总线在AGP出现以前，几乎所有图形显示卡都采用了PCI总线接口。随着图形显示卡3D图形处理性能大幅度提升，显卡处理的数据越来越多，PCI接口就逐渐暴露出其局限性这种局限性主要表现在3D图形描绘中，储存在PCI显示卡显示内存中的不仅有影像数据，还有纹理数据（Texture D

34、ata）、z轴的距离数据及Alpha变换数据等，特别是纹理信息量大；为了解决3D图形数据的传输问题，主要微机生产厂商联合推出了AGP图形接口。AGP在主内存与显卡间提供了一条直接通道，使3D图形数据可不经PCI总线，而直接送入显示子系统。这样就能突破由于PCI总线形成的系统瓶颈，实现高性能3D图形的描绘功能。推出AGP接口的主要目的就是为了大幅度提高微型计算机的3D图形的处理能力，或者说AGP是用于加速图形显示的一个专用总线接口。AGP总线的系统结构如图所示2）AGP的性能特点AGP以66MHz PCI Rev2.1规范为基础。扩充了以下主要功能：（1）数据读写操作的流水线操作流水线（Pipe

35、llning）操作是AGP提供的仅针对主存的增强协议。采用流水线操作能减少内存的等待时间，数据传输速度有了很大提高。（2）具有2X、4x、8X的数据传输频率AGP使用了32位数据总线和多时钟技术的66MHz时钟允许AGP在一个时钟周期内传输2次、4次甚至8次数据，从而使AGP总线传输带宽达到了533MB / s (2X）、1066MBls (4X）和2133MB / s (8X）6.AGP总线( 3）直接内存执行DIME存入系统内存，从而让出帧缓冲区和带宽供其他功能使用。这种允许显示卡直接操作主存的技术称为DIME ( Direct Memory Execute）口；与采用的UMA有以下两点区

36、别：通过AGP技术使用的主内存（称为AGP RAM）并没有完全取代显示卡的显示缓存，AGP主存只是对缓存的扩大和补充。低端机的UMA是通过PCI接口运行的，速度较慢。( 4）地址信号与数据信号分离采用多路信号分离技术（Demultiplexing )，并通过使用边带寻址SBA ( Side Band Address）总线来提高随机内存访问的速度。( 5）并行操作在CPU访问系统RAM的同时允许AGP显示卡访问AGP内存，显示卡可以独享AGP总线带宽，从而进一步提高了系统性能。3） AGP的工作模式4） PCI和AGP的比较7.USB总线计算机有SIO和PIO接口，设置在主机箱的后面板，以连接键

37、盘、鼠标器、显示器与打印机等外部设备；随着计算机的应用广泛，需要连接外设不断增多，接口矛盾尖锐。USB接口和USB总线应运而生。USB是由compaq、DEC、IBM、Intel、Microsoft和NEC等多家美国和日本公司共同开发一种新的外设连接技术。总线独立于主计算机系统，在整个计算机系统结构中保持一致。为实现目标，USBIF发布一种称为通用串行总线的串行技术规范，简称为USB。微软从Win98开始加入了USB，使USB得到发展和普及USB已成为微机一种事实接口标准，新产品大量采用。2）USB的特点USB的显著特点：易于使用、对用户隐藏技术实现细节、可以应用于不同的领域、有足够带宽以适应

38、多媒体应用要求、具有高可靠性、设备与系统相互独立。( l）易于使用是USB的主要目标，USB受到用户广泛欢迎，其主要原因包括：适合多种设各。一种通用接口，无需准备不同接口和协议，自动配置，即插即用（PnP），不需要用户进行初始设置，如端口地址和中断请求( IRQ）线等，节省硬件资源。IRQ线是稀缺资源，对USB，它只需若干端口地址和一根IRQ，而挂接到USB上的外设不需任何资源。易于连接。有了USB，就不需再打开计算机的机箱去为每个外设增加扩展卡。PC机有2一6个USB端口，一个USB支持多达127个物理外设。简易电缆连接。USB被设计易于连接。USB电缆只有4根芯线：两根数据线，一根电源和一

39、根地线。电缆可长达5米。通过集线器，连接还可以扩展到30米。( l）易于使用热插拔。连接和断开外设，都不会损坏PC或外设。不需另备电源。USB接口自带了电源线和地线，可以提供十5V的电源供应。一个外设如果需中等功率的电源供应（最多500mA )，从总线得到电源而不需使用外置电源。( 2）速度较快一个USB 2.0规范将以480Mbit /s传输数据。实际数据传输速率比这个数值要低一些，是因所有外设都共用总线，导致总线除传输数据外，还须携带状态、控制和错误检测信号。这使USB对打印机和其他需要快速传递大容量数据的外设更具吸引力。USB也支持1.5Mbit/s的低速传输。低速外设便宜。它们的电缆更

40、灵活（如鼠标），因为电缆不需要屏蔽。( 3）可靠性高USB的可靠性来自于硬件设计和数据传输协议两方面。USB驱动器、接收器和电缆的硬件规范消除了大多数可能引起数据错误的噪声USB协议用差错控制和缺陷发现机制，当检测到错误时，能通知发送方重新发送前面的数据检测、通知和重发都由硬件来完成，不需要任何软件的介入。( 4）低成本虽然USB比以前的接口复杂，但组件和电缆并不昂贵。USB接口设备与相同功能的老式接口设备所需费用是甚至更低。对成本非常低的外设来说，可以选择低速传输以降低对硬件的要求，使成本控制在合理的范围内。( 5）低功耗当USB外设不被使用时省电电路和代码会自动关闭它的电源，但仍能够在需要

41、的时候作出反应。降低电源消耗除可带来保护环境的好处外，对电源非常敏感的笔记本电脑尤其有吸引力。3 . USB的技术指标到目前为止，USB己有几种版本，USB1.1、2.0和USB3.0。这几种版本的USB均采用一条4芯的电缆连接主机和USB设备。连接电缆除提供信号线外，还向USB设备提供了电源。USB1.1和2.0的主要技术指标如表所示。4）USB总线拓扑结构和连接形式USB总线的拓扑结构是一种多层的星形结构，如图所示。每个星形中心是一个集线器。一个集线器可有27个端口，每一个端口都可以连接一个功能设备或另一个集线器。所有的连接都是点对点的。4）USB总线拓扑结构和连接形式USB设备可以划分成

42、两大类，集线器（Hub）和功能部件（Function）。只有集线器有能力提供附加的USB接入点。而功能部件为主机提供附加的功能。有些USB设备既是功能部件，也可以提供集线器功能称其为复合设备。由于USB是一个主从式总线协议，即在USB总线上有一个主设备和若干个从设备。这主设称为主机，从设备称为USB设备。主机对USB总线拥有绝对的主控权，总线上的一切数据传输都由主机控制。( 1 ) USB主机在USB系统中只允许有一个主机。主机中的USB接口称之为USB主控制器而根集线器是集成在主机系统中的。在USB规范中，USB主机被定义为控制USB的软件和硬件的集合。可认为USB主机就是PC机的硬件和相应

43、的驱动程序主机在USB中的责任是：1）检测USB设备的插入和拔出。2）在主机与USB设备之间管理数据流；主机负责控制总线上的数据流3）进行错误检查；主机也有错误检查的责任4）提供电源( 2 ) USB设备USB设备分为集线器和功能设备。集线器具有一个上行端口（Upstream Port）和若干个下行端口。上行端口用于连接主机或上级集线器，下行端口用于连接下级集线器或直接连接设备。通过集线器可实现USB总线的多级连接。集线器可以发现下行端口上的设备插入或拔出操作，并为下行设备分配电源。每一个下行端口都可以分别配置为全速或低速，集线器可以把低速端口与全速率信号分离开来。( 2 ) USB设备功能设

44、备是：可从USB总线上接收或发送数据或控制信息的USB设备。一个功能设备由一个独立的外围设备实现，它通过一根电缆接到集线器上的某一端口。一个物理组件可包含多个功能设备和一个嵌入式集线器，且仅用一根USB电缆连接到上级集线器，这称为复合设备。对主机而言，复合设备呈现为永远都连接着一个或多个USB设备的集线器。每一个功能设备都包含描述能力和所需资源的配置信息。用一个功能设备前，须由主机来对其进行配置。这种配置操作包括分配USB带宽和为该功能设备选择特定的配置选项。例子包括鼠标、键盘、打印机、MODEM、移动硬盘、数字相机等。( 2 ) USB设备与主机不同的是，设备不能主动发起一次USB通信。它须

45、等待主机并响应主机发起的通信（一个例外远程唤醒，能申请通信）。设备在USB中责任是：检测与自己的通信；每个外设始终监测着总线上的通信对标准请求进行响应；错误检查管理电源( 3 ) USB的设备类型USB各引即信号的定义和用途5）USB通信流USB接口是一个基于令牌（token-based）的总线协议整个USB通信包含一大管道（12Mbit/s )，这大管道可分高达127个小管道，每小管道连到一个USB设备上由于在USB令牌包含有7个用来寻址的位（位于地址数据域，ADDR )，最多可寻址128个设备，而每个连接到设备小管道又再细分为许多微管道。在令牌包中包含了4位的端点地址（位于端点数据域，EN

46、DP）以及一个输入输出位，在一个单独小管道内最多再分割成16组微管道，可对16个输出瀚入点的端点（共32个端点）寻址。( 1）设备端点（End Point )端点是USB设备惟一可确认部分，是主机和设备之间通信流的终点。USB为主机上客户软件与USB功能模块之间通信提供服务。端点可以决定端点和客户软件之间通信所需要的传输服务类型。一个端点具有以下一些属性：端点号总线频率延时要求带宽要求差错控制要求端点可以接收或传递的最大分组端点的传送类型端点和主机之间的数据传送方向端点0是USB设备默认端点功能设备具有其他的端点。有16个输入端点和16个输出端点。( 2）管道USB管道是设备上一个端点和主机上

47、软件的联合体，主机上的软件通过管道与USB设备进行数据传输。一个USB设备进行配置后，就会形成管道。端点0拥有一个管道，该管道称默认管道。系统软件利用该管道来识别设备和确定配置要求，并对设备进行配置。当设备配置完毕后，该设备的专用软件也可使用默认管道。同时USB系统软件也保留对默认管道的“所有权”，并由它来协调其他客户软件对该管道的使用。6）USB的传输类型USB定义了以下4种传输类型：1）控制传输 用于命令/状态操作。是由主机软件发起的请求/响应通信过程，具有突发性，非周期的特点2）同步传输 用于主机和设备与时间有关的信息传输。具有周期性、连续性的特点。这种传输类型保留了数据中时间压缩概念。

48、3）中断传输 用于向主机通知设备的服务请求。是由设备发起的通信，具有数据量小、非周期、低频率、延时固定等特点。4）批量传输 用于那些可以利用任何可用的带宽进行传送，或可以延迟到有可以利用的带宽时再进行传送的数据。它具有非周期和突发性强的特点7）总线枚举总线枚举是指对总线上接入的USB设各进行识别和寻址操作。USB热插拔和即插即用，主机须用总线枚举过程来识别和管理设备状态变化。并动态进行配置。当USB设备接入，下列事件会发生：1 ) USB接入集线器向主机报告该事件。2）主机询问集线器确定变化真实性质。3）主机己知新设备所接入端口，向端口发激活复位信号4）集线器把发端口复位信号保持10ms。US

49、B处于加电状态。所有寄存器和状态都重新设置；7）总线枚举5）为USB分配地址前，用默认地址仍可访问默认管道。主机读取设备描述符，确定这USB设备默认管道实际可用最大数据负载尺寸。6）主机为USB设备分配惟一USB地址，然后用这地址和端点0来建立USB设备的控制管道。7）主机读取设备每项配置信息。这个过程需传输若干个帧的数据。8）根据配置信息，主机向设备分配一个配置值，这时设备就处于配置完成状态，为使用做好了准备。当USB设备被拆除时，集线器也会通知主机。拆除一个设备会使该设备所接入的端口被禁用。一旦收到了拆除指示，主机将立即更新它的本地拓扑结构信息8）USB传输与数据包格式USB传输数据的格式

50、与计算机网络传输数据的格式相似，即所有的数据都须封装成帧（或称为数据包）才能递交给总线接口送到总线传输。任何数据包发送前，都要先发送一个同步字节（80H），然后紧接着发送数据包数据包的第一个字节是数据包识别字节（PID）。下表给出了PID的定义下表给出了PID的定义下图列出了USB传输中出现的数据、标记、信号交换以及帧起始数据包的格式。地址字段包含USB设备的7位地址（USB最多可寻址127个设备）,端点号指示通信流的端点。CRC是数据校验字段，USB用两种CRC ( cyclic Redundancy check，循环冗余校验）: CRC5和CRC16。CRC5的生成多项式为X5+X2+1（

51、对应的二进制数为100101) , CRCl6的生成多项式为X16+X15+X2+1（二进制数11000000000000101）。8）USB传输与数据包格式USB使用ACK和NAK来协调数据包在主机系统和USB设备之间的传输。USB设备一旦收到从主机发来的数据包，就应发回一个ACK（确认）或NAK（否认）给主机。如数据被正确接收，则发AcK：如果接收不正确，则发送NAK。如果主机接收到NAK，则它重新发送该数据包，直到接收器正确地接收到此数据包为止。这种数据传输的方法常被称为停等式数据流控制（s top and wait flow control）。这种方法的关键是，主机在传输下一个数据包之

52、前，必须等待接收方返回对上一个数据包的回应信息。三 、接口硬件电路设计二方面内容 ： 1 总线的驱动与控制 2 总线扩展的断口译码技术和接口设计（一）总线的驱动与控制对任何CPU，若直接用它驱动总线，则构成PC机规模极其有限（ 如单板机），因CPU 驱动能力有限。要构成一个PC 仪器系统，总线驱动不可少。在驱动后的总线上要实现：（ 中断 、DMA）等功能 = 必须对总线驱动器进行控制，以避免发生总线竞争，使系统不能工作 引出本节讨论的原因， 从工程应用角度非常重要。 所以在仪器总线接口中，竞争须避免。 设计总线驱动器和插件板内总线驱动时，要进行驱动器的控制逻辑设计，保证任何情况下不发生总线竞争

53、。1、总线竞争的概念亦称总线争用，在同一总线上，同一时刻有二个或二个以上的器件输出其状态。如同一时刻： 门1，门2同时输出状态， 门1 低电平，门2 高电平，使总线状态难以确定。门1的灌电流和门2的拉电流也可能使门损坏。 2.负载的计算在PC 及仪器接口卡中，某一芯片的驱动能力 它能在规定的性能下，供给下一级的电流（ 或吸收下级电流） 的能力。 及允许在其输出端所接的等效电容的能力。能力 = 直流负载 称下级电路对驱动器 的直流负戴 交流负载 称下级电路对驱动器的交流负戴1）直流的负载估算 以如下系统为例：驱动门= 驱动负载门，分：驱动门输出 1 高电平 2 低电平 （1）驱动门为高电平时：为

54、负戴门提供高电平，输出电流 I1H为使电路正常工作，驱动门经有能力为所有负戴门提供它们所需的电流。所以驱动门的高电平输出电流 IOH 不小于所有负戴门所需的高电平输入电流I1H 之和，满足下式：n 驱动负戴的数， I1HI 为第I 个负戴门的高电平输入电流。即： NOH = IOH/I1H 输出电流 I1H 负戴电流 N 能力取最小值 （2）驱动门为低电平时： 驱动门为低电平时：驱动门的低电平输出电流IOL （实际是负戴的灌电流） 应大于所有负戴门的低电平输入电流 I1L （实际是负戴门漏电流）满足下式：IOL I1Li n 驱动负戴数NOL = IOLI1L直流计算实例：利用上述公式，可计算

55、驱动门的负戴。例： 查手册，一门电路的IOH = 15mA。 IOL =24mA，它的I1L = 0.2 Ma， I1H= 0.1mA。若用这样的门来驱动同样的门。可计算出： 高电平下 ： NH =15mA0.1mA= 150(个） 低电平下： NL=24mA0.2mA=120(个) 所以理论上这样的门可驱动120 个同样的门，但实际应用，一般不超过20个门。交流负戴的计算：目前应用，频率不是很高，一般考虑电容影响。原因： 电容存在，使脉冲信号延时，边沿变坏。所以许多芯片限定所允许的负戴电容CP。另一面，总线引线及每一个负戴都有一定输入电容CI ，从交流负戴考虑，经满足下式：CP CP 驱动门

56、所能驱动的最大电容. CIi 第 i个负戴的输入电容。 交流能力NP=CopCip 交流计算实例例： 某门电路所能驱动的最大电容为150PF，而每个负戴的输入电容为5PF， 则以交流估算 n=150PF5PF =30 所以理算情况可驱动30个。小结： 进行估算时，经对直流和交流都进行计算。 选取最小的数量各驱动能力。 一般选20个以内， 或更小一些。3.总线驱动和控制方法驱动 增加总线的驱动能力。总线控制 要防止总线竞争现象的发生方法： 在应用电路系统中对重负的总线增接一个总线驱动器。 （ 增驱动能力） 采用三态控制的总线寻址方式 （ 防总线竞争）所以总线驱动器有三态能力：同相驱动器： 反向驱

57、动器： 双响驱动器：74LS244 74LS240 74LS 245也可用可编程接口： 如 8255， 8155 实现目的。3.总线驱动和控制方法一些应用简单示例：三态总线驱动器的接口电路方法；（写状态）当计算机写指定地址 传输线时，三态门选通，数据可对外驱动传输。3.总线驱动和控制方法AEN 地址允许信号输出 0 CPU1 DMA 当计算机读指定地址CSx 时， 三态门选通，外部数据被读入计算机中。 * 在没有读，写上述指定地址的情况下，二种三态门均是阻断的。数据总线双向三态驱动的实际接口。应用中： IOR 进行数据传递方向控制。1# 读操作时， IOR =0， 数据从 B口 A 口。2#

58、写操作时， IOR = 1，数据从A口 B 口。寻址译码电路由 与非门完成74LS 245 按译码电路输出所选通的I/O 地址进行数据读写计算机未选中该地址时，未选中该地址为高电平，245的A口，B口被阻断，称高状态，避免数据竞争。 4. PC/ XT 总线驱动与控制 PC/XT 总线形成电路1）原理： 8088 提供的地址总体地址信号 A0A7， A12A19 通过二片 74LS373 （三态锁存器） 输出。地址A8A11 由三态门74LS244 驱动。时分地址总线用总线控制器。8288提供的ALE 信号74LS373进行锁存。数据总线用74LS245 双向三态门驱动。1* 当CPU 读内存

59、（ 接口时）， 用8288的DT/ R 和DEN控制74LS245由B= A导通。2* 当CPU 写数据时，245由A= 向B导通。利用8288对CPU 的S2，S1，S0 进行译码，产生总线上多种控制信号。1* 当CPU工作时，根据时序需要，总线驱动器产生相应（地址 数据 控制）信号，完成对CPU 的读写操作PC/XT总线形成电路2* 当DMA控制器提出DMA 请求得到响应时，则： 本驱动电路中所有地址数据 信号置高阻 = 以让出总线交给DMA 使用。控制采用DMA 应答电路控制 8288 中AEN， AENBRD 实现DAM控制。2）DMA控制数据传送2）DMA控制数据传送（1）无总线请求

60、，应答电路输出AENBRD 为0， AEN =1 高电平(AEN =0 CPU 控制）AEN BRD （0）= 加到8288上，8288正常工作，DEN输出=高电平，经反向器加到74LS245上= 数据驱动器正常工作。所以总线处于正常工作，通过控制74LS373， 74LS245和8288来保证。(2)有DMA请求，PC/XT中的8088，S0，S1同时为1，利用READY信号使CPU插入“等待周期”，并保持 SOS1 为1，直到DMA 传送结束。 当SOS1为1，此时DMA请求发生 HRQ DMA =1 则与非门 （应答电路中）输出为低电平 “0”= 最终D 触发器，D3输出（ AEN BR