组原课设：4PPM码编码器设计与实现

1、沈阳航空航天大学课程设计报告课程设计名称：计算机组成原理课程设计 课程设计题目：4PPM码编码器设计与实现院（系）：计算机学院专业：网络工程班 级：84010201学 号：姓 名：指导教师：完成日期：2011年01月14日 TOC o 1-5 h z HYPERLINK l bookmark6 o Current Document 第1章总体设计方案1 HYPERLINK l bookmark9 o Current Document 1.1设计原理1 HYPERLINK l bookmark12 o Current Document 设计思路1 HYPERLINK l bookmark15 o

2、 Current Document 设计环境2 HYPERLINK l bookmark21 o Current Document 第2章详细设计方案3 HYPERLINK l bookmark24 o Current Document 2.1方案图的设计与实现3 HYPERLINK l bookmark27 o Current Document 2.1.1器件的选择与引脚锁定3 HYPERLINK l bookmark35 o Current Document 2.2功能模块的设计与实现4 HYPERLINK l bookmark38 o Current Document 2.2.1寄存器模

3、块的设计与实现4 HYPERLINK l bookmark41 o Current Document 2.2.2译码电路模块的设计与实现4 HYPERLINK l bookmark47 o Current Document 2.2.3计数器控制模块设计及实现5 HYPERLINK l bookmark50 o Current Document 2.2.4数据并串转换输出的模块设计及实现5 HYPERLINK l bookmark56 o Current Document 2.3仿真调试6 HYPERLINK l bookmark70 o Current Document 第3章 编程下载与硬件

4、测试8 HYPERLINK l bookmark73 o Current Document 3.1编程下载8 HYPERLINK l bookmark76 o Current Document 3.2硬件测试及结果分析8 HYPERLINK l bookmark79 o Current Document 参考文献10附录（电路原理图）11第1章总体设计方案1.1设计原理4PPM脉冲位置调制通信技术作为一种新兴的通信技术，具有编码简单、能 量传输效率高的优点。它的原理是被编码的二进制数据流每两位组合成一个数据 码元组（DBP），其占用时间Dt=500ns，再将该数据码元组（DBP）分为4个125

5、ns 的时隙（chip），根据码元组的状态，在不同的时隙放置单脉冲。由于4PPM通信 依赖信号光脉冲在时间上的位置传输信息，所以解调时先保证收发双方时隙同步、 帧同步，然后根据脉冲在500ns周期中的位置解调出发送数据。其编码过程的输 入、输出数据的对应关系可用表1.1作简要概括：表11输入码元输出码元001000010100100010110001要求串行输入输出，所以对信息设计编码需要先将其分组，进行串并转换后 将其编码再转换输出。1.2设计思路既然4PPM码编码是根据脉冲在一个码元组周期中的位置来进行编码的， 则可以将一个码元组周期中的两个时隙进行分别标记，例如用0，1分别来 代表码元组

6、的第一，二时隙。如果脉冲存在于某个时隙中则将该时隙对应 的标记值寄存下来，供后续模块处理。针对上述提出的问题，数据信息的串并转换可以通过移位寄存器实现，转换 后将其每组并行输入到译码器中编码并输出，然后将已编码的并行数据送到数据 选择器中，通过计数器将数据依次输出。2.2设计环境硬件环境：伟福COP2000型计算机组成原理实验仪、XCV200实验板、微机。EDA 环境：Xilinx foundation f3.1 设计软件。如图 1.1，1.2 所示：图 1.1 Xilinx foundation f3.1 设计平台图1.2 COP2000计算机组成原理集成调试软件第2章详细设计方案2.1方案

7、图的设计与实现图2.1 4PPM编码器方案图2.1.1器件的选择与引脚锁定器件的选择由于硬件设计环境是基于伟福COP2000型计算机组成原理实验仪和XCV200 实验板，故采用的目标芯片为Xlinx XCV200软件中可用芯片。引脚锁定图形文件中的输入/输出信号安排到Xlinx XCV200芯片指定的引脚上去，实 现芯片的引脚锁定，各信号及Xlinx XCV200芯片引脚对应关系如表2.1所示。表2.1信号和芯片引脚对应关系图形文件中的输入/输出信号XCV200芯片引脚信号INPUTP073CLKP103CLK1P213OUTPUTP1102.2功能模块的设计与实现由方案的设计图可知，该设计方

8、案可以分为四个模块：寄存器模块、译码电 路模块、计数器控制模块、数据并串转换输出的模块。下面对每个模块进行详细 叙述：2.2.1寄存器模块的设计与实现此模块实现将输入的信息分组并进行编码并行输出。通过两个D触发器连接成移位寄存器可以存储数据并实现串行数据到并行数据的转换。图2.2寄存器模块2.2.2译码电路模块的设计与实现此模块就是将两位二进制数据转化成4PPM码，即00、01、10、11，分别对 应1000、0100、0010、0001。这个过程类似一个二四译码器。对译码器进行仿真，这里用并行输入输出方式。CsCsCsCmCsCs：DATE.CsCsCsCmCsCs：E12图2.4译码电路模

9、块仿真波形2.2.3计数器控制模块设计及实现在此过程中采用了四位二进制计数器，有四个T触发器构成，它可以实现四 位计数功能，并且循环计数0.00图2.5计数器控制模块图2.2.4数据并串转换输出的模块设计及实现本设计中的数据输入是已经编译完成的并行数据，送入数据选择器，通过门00图2.6数据并串转换输出的模块2.3仿真调试仿真调试主要验证设计电路的逻辑功能、时序的正确性，本设计中主要采用 功能仿真方法对设计的电路进行仿真。（1）建立仿真波形文件及仿真信号选择功能仿真时，首先建立仿真波形文件，选择仿真信号，对选定的输入信号设 置参数，在本设计的仿真中共有3个输入，即INPUT、CLK、CLK1和

10、一个输出 OUTPUT o（2）功能仿真结果与分析功能仿真波形结果如图2.7所示，对比图2.4的并行输入输出可以看出功能仿 真结果是正确的，进而说明电路设计的正确性。蚤 Wave form Viewer C - rilinxactiveprojectEa b c555.tve aoJcInk4L11111UJ | 0 0ns/div UJJJLJU.2 12u.sGLk.CLK1INPUT.OUTPUT.Zcom I nCaCaCsCeLFLFLFLFLFLFLFLFLFLFLFLFLFL-UlRFEFWWWlRnmFWWLFtFmRnFLl卜卜卜卜1-_Ft图2.74PPM编码器功能仿真波形

11、第3章 编程下载与硬件测试3.1编程下载将得到的*.bit文件下载到XCV200实验板的XCV200可编程逻辑芯片中。3.2硬件测试及结果分析4PPM编码器的输入数据通过XCV200实验板的输入开关实现，输出数据通 过XCV200实验板的LED指示灯实现，其对应关系如表3.1所示。表3.1引脚与实验板对应关系图形文件中的输入/输出信号XCV200实验板INPUTK0： 0CLKK1： 0CLK1K2： 0OUTPUTA0将编译的bit文件下载到实验箱后，根据电路的引脚与实验板的对应关系， 可以用实验板控制输入的信号，将表3.2中的信号通过实验板控制输入。表3.2待输入信号及应输出信号输入信号输

12、出信号INPUT00DATAO1000CLK11CLK101INPUT01DATAO0100CLK11CLK101经过试验箱输入上述待输入信号后，可以验证输出结果是正确的.硬件测试如 图3.1所示。避理神图3.1硬件测试避理神图3.1硬件测试参考文献参考文献1马群生、温冬婵等.微计算机技术.北京:清华大学出版社,2003 王爱英.计算机组成与结构（第4版）M.北京：清华大学出版社，2006唐朔飞.计算机组成原理.北京:高等教育出版社,2002曹昕燕.EDA技术实验与课程设计M .北京：清华大学出版社，2006范延滨.微型计算机系统原理、接口与EDA设计技术M.北京：北京邮电大学 出版社，200

13、6侯伯亨，顾新.VHDL硬件描述语言与数字逻辑电路设计。西安：西安电子科 技大学出版社，1999杜建国。Veriling HDL硬件描述语言。北京：国防工业出版社，2003林灶生，刘绍汉。Verilog FPGA芯片设计。北京：北京航空航天出版社，2006附录（电路原理图）课程设计总结：两周的课设使我对Xilinx foundation平台有了深刻的了解，而且现在也 可以比较熟练的应用了，这是一个很大的收获，增加了自己的计算机硬件知识， 也培养了自己对计算机硬件的兴趣。在设计过程中遇到了许多困难和问题，但解 决的同时也给自己带来了喜悦和成功感，在电路设计过程中自己独立思考，独立 完成电路设计和连接，使自己的独立做事情的能力增强，因为我平时有点马虎， 这次课程设计我又尝到了教训，就是最开始的时候没有把题目要求