《数字逻辑电路》课程思政教学案例（一等奖）

1、数字逻辑电路课程思政教学案例（一等奖）一、课程简介数字逻辑电路课程是电子信息与电气工程类专业的工程基础课，提供数字技 术和数字系统的基本概念、基本原理和基本技能，学习数字电路的分析与设计方法， 培养工程实践能力、创新精神，以及工程师的使命与责任，同时为后续专业课程的 学习以及适应现代信息社会的快速变化奠定坚实的基础。案例一：数字电路开展史第一单元：课程导论思政育人目标.培养科学精神；.培养奋斗精神和民族自豪感。思政育人案例设计教学内容：.课程性质与作用；.数字电路的开展历史；.数字电路的应用。思政融入点：.二进制的创造与数字电路的诞生每一门学科的开展史上，都有一些科学家，勇攀科学高峰，突破认知

2、的禁区。 二进制的创造、布尔代数的建立、真空三极管（电子管）的创造、数字电子学的诞 生、第一台计算机的成功研制，也不例外。通过学习这些技术的创造过程和学科知 识的发现过程，激发学生的科学精神。1854年1906年1938年1952年 19581854年1906年1938年1952年 1958年1679年布茨 莱尼泡尔乔布英需特界一计机世第代算国一计机 中第代算.我国数字技术的开展在那被封锁孤立的国际环境中，我国科技人员自力更生、艰苦奋斗，研制成功 我国第一台电子计算机，表达出我国科技工作者的奋斗精神和奉献精神。通过介绍业界第一个破百亿晶体管的华为5G SOC芯片，以及国之重器超 级计算机的计算

3、能力，提升学生的民族自豪感。案例二：时序逻辑电路的设计第七单元时序逻辑电路的分析与设计思政育人目标.培养高阶思维和计算思维；.培养学无止境、追求真理的精神。思政育人案例设计教学内容：.米里（Mealy ）型与摩尔（Moore ）型有限状态机的建立；.时序逻辑电路的设计方法。思政融入点：. in序列检测器的传统设计方法首先根据同步时序电路的设计步骤讲授基于Mealy型状态机的111”序列检 测器的设计过程，然后设定时钟和输入，让学生画出上述设计的111序列检测器 的状态和输出波形，会发现输出波形与预期的不一致。通过这个活动，引发学生认知冲突，激发学生思维碰撞，引导学生批判性地思 考问题，找到解决

4、问题的答案。接着研讨：(1)如何用Moore型状态机设计序列检测器？( 2 ) Mealy型状态机和Moore型状态机的区别。有限状态机(FSM)/米里(Mealy)状态机/摩尔有限状态机(FSM)/米里(Mealy)状态机/摩尔(Moore)状态机2. 11V序列检测器的Verilog HDL设计方法通过讨论，让学生明白可以用两种结构化的方法和一种直接描述状态机的方法 设计序列检测器，使学生理解用HDL描述状态机的方法设计数字逻辑电路 的优点，培养学生的计算思维。总结时序逻辑电路设计方法，让学生领会数字电路设计会存在多种方案,要学 会对不同方案进行评价，开展学生的高阶思维。在此基础上，讲述钱

5、学森Nothingis final !的故事，通过这个故事培养学生学无止境、追求真理的科学精神。案例三：可编程逻辑器件的开展与应用第十一单元半导体存储器及可编程逻辑器件思政育人目标.培养科技报国的使命担当。思政育人案例设计教学内容：PLD器件的开展历程；CPLD与FPGA的特点；FPGA的开发与应用。思政融入点：L可编程逻辑器件的开展从早期低密度的PLA ,到后来的PAL和GAL ,再到高密度的EPLD和最新的CPLD ;从FPGA概念的提出,到全球第一款FPGA产品的推出,再到如今高性能的FPGA，揭示着一个道理：每一个看来很成功的新事物，从诞生到开展壮大都不可 避 免 地 经 历 过 艰/低密度PLD:PROMPLAPALGAL/高密度/低密度PLD:PROMPLAPALGAL/高密度PLD: EPLD2.我国FPGA技术的开展通过我国FPGA技术开展过程，