ARM硬件调试方法

1、2004全国高校ARM嵌入式教学及科研师资高级培训班讲稿 嵌入式硬件平台设计华中科技大学 武汉创维特10/12/2022主讲：刘铁刚提纲13245硬件系统统的调试试67第四章嵌入式硬硬件平台台设计S3C2410X概述嵌入式系系统体系系结构设设计S3C44B0X概述印刷电路路板的设设计系统的硬硬件选型型及电路路设计2嵌入式系系统的软软硬件框框架嵌入式系系统体系系结构设设计嵌入式微处理器SDRAMROMI/OA/DD/A人机交互接口通用接口实时操作系统(RTOS)图形用户接口BSP/HAL 板极支持包/硬件抽象层文件系统应用程序嵌入式系统硬件层OS层驱动层应用层软件硬件串口、并并口、USB、以太网

2、等等LED、LCD、触摸屏、鼠标、键盘等等Linux、uCLinux、uC/OS-II等3嵌入式系系统的开开发步骤骤嵌入式系系统体系系结构设设计4嵌入式系系统的开开发步骤骤系统需求求分析：确定设设计任务务和目标标，并提提炼出设设计规格格说明书书，作为为正式设设计指导导和验收收的标准准。系统统的需求求一般分分功能性性需求和和非功能能性需求求两方面面。功能能性需求求是系统统的基本本功能，如输入入输出信信号、操操作方式式等；非非功能需需求包括括系统性性能、成成本、功功耗、体体积、重重量等因因素。嵌入式系系统体系系结构设设计体系结构构设计：描述系系统如何何实现所所述的功功能和非非功能需需求，包包括对硬

3、硬件、软软件和执执行装置置的功能能划分以以及系统统的软件件、硬件件选型等等。一个个好的体体系结构构是设计计成功与与否的关关键。5嵌入式系系统的开开发步骤骤嵌入式系系统体系系结构设设计硬件/软软件协同同设计：基于体体系结构构，对系系统的软软件、硬硬件进行行详细设设计。为为了缩短短产品开开发周期期，设计计往往是是并行的的。系统集成成：把系系统的软软件、硬硬件和执执行装置置集成在在一起，进行调调试，发发现并改改进单元元设计过过程中的的错误。系统测试试：对设设计好的的系统进进行测试试，看其其是否满满足规格格说明书书中给定定的功能能要求。6JX44B0系列教学学系统的的硬件组组成嵌入式系系统体系系结构设

4、设计本章将以以武汉创创维特公公司生产产的JX44B0教学系统统为原型型，详细细分析系系统的硬硬件设计计步骤、实现细细节以及及调试技技巧等。7S3C44B0X内部结构构图S3C44B0X概述8S3C44B0X片上资源源S3C44B0X概述ARM7TDMI核、工作作频率66MHz；8KBCache，外部存储储器控制制器；LCD控制器；4个DMA通道；2通道UART、1个多主I2C总线控制制器、1个IIS总线控制制器；5通道PWM定时器及及一个内内部定时时器；71个通通用I/O口；8个外部部中断源源；8通道10位ADC；实时时钟钟等。9S3C44B0X特性S3C44B0X概述内核:2.5V I/O:

5、 3.0V到 3.6V最高为66MHz160LQFP /160 FBGA10S3C44B0X的引脚分分布图S3C44B0X概述11S3C44B0X的引脚信号号描述总线控制制信号S3C44B0X概述12S3C44B0X的引脚信号号描述DRAM/SDRAM/SRAMS3C44B0X概述输入13S3C44B0X的引脚信号号描述LCD控制信号号S3C44B0X概述14S3C44B0X的引脚信号号描述TIMER/PWM控制信号号S3C44B0X概述15S3C44B0X的引脚信号号描述中断控制制信号S3C44B0X概述16S3C44B0X的引脚信号号描述DMA控制信号号S3C44B0X概述17S3C44B

6、0X的引脚信号号描述UART控制信号号S3C44B0X概述18S3C44B0X的引脚信号号描述IIC-BUS控制信号号S3C44B0X概述19S3C44B0X的引脚信号号描述IIS-BUS控制信号号S3C44B0X概述20S3C44B0X的引脚信号号描述SIO控制信号号S3C44B0X概述21S3C44B0X的引脚信号号描述ADCS3C44B0X概述22S3C44B0X的引脚信号号描述GPIOS3C44B0X概述23S3C44B0X的引脚信号号描述复位和时时钟信号号S3C44B0X概述24S3C44B0X的引脚信号号描述JTAG测试逻辑辑S3C44B0X概述25S3C44B0X的引脚信号号描述

7、电源S3C44B0X概述26S3C44B0X的存储器映映射S3C44B0X概述SROM为ROM或SRAM特殊功能能寄存器器27S3C44B0X芯片及引引脚分析析系统的硬硬件选型型及电路路设计S3C44B0X共有160只引引脚，采采用QFP封装具有大量量的电源源和接地地引脚，以及地地址总线线、数据据总线和和通用I/O口，以及及其他的的专用模模块如UART、IIC等接口在硬件系系统的设设计中，应当注注意芯片片引脚的的类型，S3C44B0X的引脚主主要分为为三类，即：输输入（I）、输出（O）、输入/输输出（I/O）输出类型型的引脚脚主要用用于S3C44B0X对外设的的控制或或通信，由S3C44B0X

8、主动发出出，这些些引脚的的连接不不会对S3C44B0X自身的运运行有太太大的影影响输入/输输出类型型的引脚脚主要是是S3C44B0X与外设的的双向数数据传输输通道28S3C2410X内部结构构图S3C2410X概述29S3C2410X片上资源源S3C2410X概述55个中中断源，24个个外部中中断口；16KB指令Cache，16KB数据Cache；4通道16bit带PWM的定时器器及1通通道16bit内部定时时器；3通道UART、1个多主I2C总线控制制器、1个IIS总线控制制器，一一个SPI接口；4个DMA控制器， 8通通道10位ADC；实时时钟钟等。存储器控控制器，支持NAND FLASH

9、启动，4BK用于启动动的内部部缓存区；两个USB主、一个个USB从；支持SD卡/MMC卡；LCD控制器，支持黑黑白、STN、TFT显示器；触摸屏屏接口支支持；30S3C2410X特性S3C2410X概述最高为203MHz272脚脚的FBGA封装内核:1.8VI/O: 3.3V31S3C2410X的引脚分分布图S3C2410X概述32电源电路路设计DC-DC转换芯片片系统的硬硬件选型型及电路路设计有很多DC-DC转换器可可完成到到3.3V的转换，如LinearTechnology的LT108X系列。常常见的型型号和对对应的电电流输出出如下：LT10837.5ALT10845ALT10853ALT

10、10861.5A有很多DC-DC转换器可可完成到到2.5V的转换，常用的的如LinearTechnology的LT1761。33电源电路路设计3.3V系统的硬硬件选型型及电路路设计需要使用用3.3V的直流稳稳压电源源，系统统电源电电路如下下图所示示：DC7.5V 2A直流电源源整流、定定向拨动开关关DC-DC转换芯片片LT1086滤波电路路34电源电路路设计2.5V系统的硬硬件选型型及电路路设计需要使用用2.5V的直流稳稳压电源源，系统统电源电电路如下下图所示示：滤波电路路DC3.3V35晶振电路路设计系统的硬硬件选型型及电路路设计晶振电路路用于向向CPU及其他电电路提供供工作时时钟。在在该系

11、统统中，S3C44B0X使用无源源晶振，晶振的的接法如如下图所所示：系统时钟钟PLL的滤波电电容(700pF左右)系统时钟钟晶体电电路的输输入信号号系统时钟钟晶体电电路的输输出信号号36晶振电路路设计系统的硬硬件选型型及电路路设计根据S3C44B0X的最高工工作频率率以及PLL电路的工工作方式式，选择择10MHz的无源晶晶振，10MHz的晶振频频率经过过S3C44B0X片内的PLL电路倍频频后，最最高可以以达到66MHz。片内的PLL电路兼有有倍频和和信号提提纯的功功能，因因此，系系统可以以以较低低的外部部时钟信信号获得得较高的的工作频频率，以以降低因因高速开开关时钟钟所造成成的高频频噪声。3

12、7复位电路路设计系统的硬硬件选型型及电路路设计采用IMP706看门狗芯芯片低电平复复位JP2短接后，必须定定时（1.6S）喂狗，否否则将引引起系统统复位在规定时时间内没没有喂狗狗，将输输出低电电平复位及看看门狗功功能是否否有效，如果短短接则有有效复位按键键，JP2短接时才才有效38JTAG接口电路路设计接口简介介系统的硬硬件选型型及电路路设计JTAG(Joint TestAction Group，联合测试试行动小小组)是是一种国国际标准准测试协协议，主主要用于于芯片内内部测试试及对系系统进行行仿真、调试。JTAG技术是一一种嵌入入式调试试技术，它在芯芯片内部部封装了了专门的的测试电电路TAP（

13、TestAccessPort，测试访问问口），通过专专用的JTAG测试工具具对内部部节点进进行测试试。目前大多多数比较较复杂的的器件都都支持JTAG协议，如如ARM、DSP、FPGA器件等。标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为测测试模式式选择、测试时时钟、测测试数据据输入和和测试数数据输出出。JTAG测试允许许多个器器件通过过JTAG接口串联联在一起起，形成成一个JTAG链，能实实现对各各个器件件分别测测试。JTAG接口还常常用于实实现ISP（In-System Programmable在系统编编程）功功能，如如对FLASH器件进行行编程等等。通过JTAG接口，可可

14、对芯片片内部的的所有部部件进行行访问，因而是是开发调调试嵌入入式系统统的一种种简洁高高效的手手段。目目前JTAG接口的连连接有两两种标准准，即14针接接口和20针接接口。39JTAG接口电路路设计14针接接口及定定义系统的硬硬件选型型及电路路设计40JTAG接口电路路设计20针接接口及定定义系统的硬硬件选型型及电路路设计41JTAG接口电路路设计接口电路路系统的硬硬件选型型及电路路设计必须接上上拉14针接接口42S3C44B0X最小系统统系统的硬硬件选型型及电路路设计S3C44B0X+电源电路路 +晶晶振电电路+ 复位位电路+JTAG接口电路可构构成真正正意义上上的最小小系统程序可运运行于S3

15、C44B0X内部的8KBRAM中程序大小小有限，掉电后后无法保保存，只只能通过过JTAG接口调试试程序43SDRAM接口电路路设计SDRAM简介系统的硬硬件选型型及电路路设计与Flash存储器相相比较，SDRAM不具有掉掉电保持持数据的的特性，但其存存取速度度大大高高于Flash存储器，且具有有读/写写的属性性，因此此，SDRAM在系统中中主要用用作程序序的运行行空间，数据及及堆栈区区。当系统启启动时，CPU首先从复复位地址址0 x0处读取启启动代码码，在完完成系统统的初始始化后，程序代代码一般般应调入入SDRAM中运行，以提高高系统的的运行速速度，同同时，系系统及用用户堆栈栈、运行行数据也也

16、都放在在SDRAM中。SDRAM具有单位位空间存存储容量量大和价价格便宜宜的优点点，已广广泛应用用在各种种嵌入式式系统中中。SDRAM的存储单单元可以以理解为为一个电电容，总总是倾向向于放电电，为避避免数据据丢失，必须定定时刷新新（充电电）。因因此，要要在系统统中使用用SDRAM，就要求微微处理器器具有刷刷新控制制逻辑，或在系系统中另另外加入入刷新控控制逻辑辑电路。S3C44B0X在片内具具有独立立的SDRAM刷新控制制逻辑，可方便便地与SDRAM接口。44SDRAM接口电路路设计SDRAM选型系统的硬硬件选型型及电路路设计目前常用用的SDRAM为8位/16位位的数据据宽度，工作电电压一般般为

17、3.3V。主要的生生产厂商商为HYUNDAI、Winbond等。他们们生产的的同型器器件一般般具有相相同的电电气特性性和封装装形式，可通用用。本系统中中使用Winbond的W986416DH。W986416DH存储容量量为4组组16M位（8M字节），工作电电压为3.3V，常见封装装为54脚TSOP，兼容LVTTL接口，支支持自动动刷新（Auto-Refresh）和自刷新新（Self-Refresh），16位数据宽宽度。45SDRAM接口电路路设计W986416DH引脚分布布系统的硬硬件选型型及电路路设计46SDRAM接口电路路设计W986416DH引脚信号号描述系统的硬硬件选型型及电路路设计4

18、7SDRAM接口电路路设计SDRAM接口电路路系统的硬硬件选型型及电路路设计48SDRAM接口电路路设计电路说明明系统的硬硬件选型型及电路路设计一片W986416DH构建16位的SDRAM存储器系系统,将将其配置置到Bank6，即将S3C44B0X的nGCS6接至两片片W986416DH的/CS端。此时时SDRAM地址为0 x0c000000-0 x0c7fffff。W986416DH的CLK端接S3C44B0X的SCLK端；W986416DH的CKE端接S3C44B0X的SCKE端；W986416DH的/RAS、/CAS、/WE端分别接接S3C44B0X的nSDRAS端、nSDCAS端、nS

19、DWE端；W986416DH的A12A0接S3C44B0X的地址总总线ADDRADDR；W986416DH的BA1、BA0接S3C44B0X的地址总总线ADDR、ADDR；W986416DH的数据总总线接S3C44B0X的数据总总线的低低16位位XDATAXDATA；49FLASH接口电路路设计FLASH简介系统的硬硬件选型型及电路路设计Flash存储器是是一种可可在系统统（In-System）进行电擦擦写，掉掉电后信信息不丢丢失的存存储器。它具有低低功耗、大容量量、擦写写速度快快、可整整片或分分扇区在在系统编编程（烧烧写）、擦除等等特点，并且可可由内部部嵌入的的算法完完成对芯芯片的操操作，因

20、因而在各各种嵌入入式系统统中得到到了广泛泛的应用用。作为一种种非易失失性存储储器，Flash在系统中中通常用用于存放放程序代代码、常常量表以以及一些些在系统统掉电后后需要保保存的用用户数据据等。50FLASH接口电路路设计FLASH选型系统的硬硬件选型型及电路路设计常用的Flash为8位或或16位位的数据据宽度，编程电电压为单单3.3V。主要的生生产厂商商为INTEL、ATMEL、AMD、HYUNDAI等。本系统中中使用INTEL的TE28F320B。TE28F320B存储容量量为32M位（4M字节），工作电电压为2.7V3.6V，采用48脚TSOP封装或48脚FBGA封装，16位数数据宽度度

21、。TE28F320B仅需单3V电压即可可完成在在系统的的编程与与擦除操操作，通通过对其其内部的的命令寄寄存器写写入标准准的命令令序列，可对Flash进行编程程（烧写写）、整整片擦除除、按扇扇区擦除除以及其其他操作作。51FLASH接口电路路设计TE28F320B引脚分布布系统的硬硬件选型型及电路路设计52FLASH接口电路路设计TE28F320B引脚信号号描述系统的硬硬件选型型及电路路设计53FLASH接口电路路设计FLASH接口电路路系统的硬硬件选型型及电路路设计54FLASH接口电路路设计电路说明明系统的硬硬件选型型及电路路设计地址总线线A20A0与S3C44B0的地址总总线ADDR20A

22、DDR0相连；16位数数据总线线DQ15DQ0与S3C44B0的低16位数据据总线XDATA15XDATA0相连。注意此时时应将S3C44B0X的OM1:0置为01，选择Bank0为16位位工作方方式。一片TE28F320B构建16位的FLASH存储器系系统，将将其配置置到Bank0，即将S3C44B0X的nGCS0接至两片片TE28F320B的CE端。此时时FLASH地址为0 x00000000-0 x004fffff。55S3C44B0X扩展系统统系统的硬硬件选型型及电路路设计S3C44B0X最小系统统 +SDRAM+ FLASH电路可构构成一个个完全的的嵌入式式系统可运行于于SDRAM中

23、的程序序，也可可以运行行FLASH中的程序序程序大小小可以很很大，如如果将程程序保存存到FLASH中，掉电电后不会会丢失，因此，既可以以通过JTAG接口调试试程序，也可以以将程序序烧写到到FLASH，然后运行行FLASH中的程序序在此基础础上加入入必要的的接口及及其他电电路，就就构成了了具体的的S3C44B0X应用系统统56串口接口口电路设设计串口简介介系统的硬硬件选型型及电路路设计几乎所有有的微控控制器、PC都提供串串行接口口，使用用电子工工业协会会（EIA）推荐的RS-232-C标准，这这是一种种很常用用的串行行数据传传输总线线标准。早期它被被应用于于计算机机和终端端通过电电话线和和MOD

24、EM进行远距距离的数数据传输输，随着着微型计计算机和和微控制制器的发发展，不不仅远距距离，近近距离也也采用该该通信方方式。在在近距离离通信系系统中，不再使使用电话话线和MODEM，而直接进进行端到到端的连连接。RS-232-C标准采用用的接口口是9芯芯或25芯的D型插头，以常用用的9芯芯D型插头为为例，各各引脚定定义如下下所示：57串口接口口电路设设计串口芯片片选型系统的硬硬件选型型及电路路设计要完成最最基本的的串行通通信功能能，实际际上只需需要RXD、TXD和GND即可，但但由于RS-232-C标准所定定义的高高、低电电平信号号与S3C44B0X系统的TTL电路所定定义的高高、低电电平信号号

25、完全不不同。TTL的标准逻逻辑“1”对应应2V3.3V电平，标标准逻辑辑“0”对应0V0.4V电平，而而RS-232-C标准采用用负逻辑辑方式，标准逻逻辑“1”对应应-5V-15V电平，标标准逻辑辑“0”对应+5V+15V电平，显显然，两两者间要要进行通通信必须须经过信信号电平平的转换换。目前常使使用的电电平转换换电路为为Sipex公司的SP3232E。58串口接口口电路设设计SP3232E引脚分布布系统的硬硬件选型型及电路路设计59串口接口口电路设设计串口接口口电路系统的硬硬件选型型及电路路设计RS232电平TTL电平60IIC接口电路路设计IIC简介系统的硬硬件选型型及电路路设计IIC总线

26、是一一种用于于IC器件之间间连接的的二线制制总线。它通过过SDA（串行数据据线）及及SCL（串行时钟钟线）两两线在连连接到总总线上的的器件之之间传送送信息，并根据据地址识识别每个个器件：不管是是微控制制器、存存储器、LCD驱动器还还是键盘盘接口。带有IIC总线接口口的器件件可十分分方便地地用来将将一个或或多个微微控制器器及外围围器件构构成系统统。尽管管这种总总线结构构没有并并行总线线那样大大的吞吐吐能力，但由于于连接线线和连接接引脚少少，因此此其构成成的系统统价格低低，器件件间总线线简单，结构紧紧凑，而而且在总总线上增增加器件件不影响响系统的的正常工工作，系系统修改改和可扩扩展性好好。即使使有

27、不同同时钟速速度的器器件连接接到总线线上，也也能很方方便地确确定总线线的时钟钟，因此此在嵌入入式系统统中得到到了广泛泛的应用用。S3C44B0X内含一个个IIC总线主控控器，可可方便地地与各种种带有IIC接口的器器件相连连。在本实验验系统中中，外扩扩一片KS24C08作为IIC存储器。KS24C08提供1K字节的EEPROM存储空间间，可用用于存放放少量在在系统掉掉电时需需要保存存的数据据。61IIC接口电路路设计IIC接口电路路系统的硬硬件选型型及电路路设计62印刷电路路板设计计注意事事项63电源质量量与分配配印刷电路路板的设设计电源滤波波为提高系系统的电电源质量量，消除除低频噪噪声对系系统

28、的影影响，一一般应在在电源进进入印刷刷电路板板的位置置和靠近近各器件件的电源源引脚处处加上滤滤波器，以消除除电源的的噪声，常用的的方法是是在这些些位置加加上几十十到几百百微法的的电容。同时，在在系统中中除了要要注意低低频噪声声的影响响，还要要注意元元器件工工作时产产生的高高频噪声声，一般般的方法法是在器器件的电电源和地地之间加加上0.1uF左右地电电容，可可以很好好地滤除除高频噪噪声的影影响。64电源质量量与分配配印刷电路路板的设设计电源分配配实际的工工程应用用和理论论都证实实，电源源的分配配对系统统的稳定定性有很很大的影影响，因因此，在在设计印印刷电路路板时，要注意意电源的的分配问问题。在印刷电电路板上上，电源源的供给给一般采采用电源源总线（双面板板）或电电源层（多层板板）的方方式。电电源总线线由两条条或多条条较宽的的线组成成，由于于受到电电路板面面积的限限制，一一般不可可能布得得过宽，因此存存在较大大的直流流电阻，但在双双面板的的设计中中也只好好采用这这种方式式了，只只是在布布线的过过程中