RFID标签芯片基带处理器的低功耗设计

【Word版本下载可任意编辑】RFID标签芯片基带处理器的低功耗设计射频识别技术已被应用到许多领域，如护照、交通运输、产品追踪、汽车以及动物识别等。射频识别即RFID（RadioFrequencyIDentification）技术，又称电子标签、无线射频识别，是一种通信技术，可通过无线电讯号识别特定目标并读写相关数据，而无需识别系统与特定目标之间建立机械或光学接触。射频识别技术（RadioFrequencyIdentification，缩写RFID），射频识别技术是20世纪90年代开始兴起的一种自动识别技术，射频识别技术是一项利用射频信号通过空间耦合（交变磁场或电磁场）实现无接触信息传递并通过所传递的信息到达识别目的的技术。从信息传递的基本原理来说，射频识别技术在低频段基于变压器耦合模型（初级与次级之间的能量传递及信号传递），在高频段基于雷达探测目标的空间耦合模型（雷达发射电磁波信号碰到目标后携带目标信息返回雷达接收机）。1948年哈里斯托克曼发表的"利用反射功率的通信"奠定了射频识别技术的理论根底。

由于RFID标签芯片及其控制器要求具有低成本、低功耗的特性，目前定义RFID产品的工作频率有低频、高频和超高频的频率范围内的符合不同标准的不同的产品，而且不同频段的RFID产品会有不同的特性。其中感应器有无源和有源两种方式，因此本文提出一种符合ISO18000-6B协议，并满足低成本、低功耗要求的高频RFID标签芯片数字基带处理器的设计。

1数字系统构造图

根据ISO18000-6B协议，从阅读器到应答器的数据传送通过对载波的幅度调制（ASK）完成，数据编码为通过生成脉冲创立的曼彻斯特码编码，速率为40kb/s；标签返回给阅读器的数据通过FM0编码调制后发送至模拟前端，经由天线发送至阅读器。

所设计的数字系统构造图如图1所示，主要完成以下功能：（1）对前向链路解调输出信号开展曼彻斯特码解码，给出解码输出时钟，解析出再同步信号；（2）对解码出的数据开展CRC校验，确认数据传输和标签解调的正确性，并且同时对解码输出数据开展串并转换，以及解析出正确的命令；（3）根据ISO18000-6B协议的全部功能要求对接收的指令开展正确处理；（4）根据协议的要求对存储器开展正确读写操作；（5）对处理完毕的数据开展组织，生成CRC校验码；（6）对回送数据开展FMO编码，回送给射频模拟前端开展调制。

在设计中，有限状态机的设计是数字部分设计的，其功能是协调模块之间数据与信号交互、处理接收到的指令及其相应的数据、转换自身状态、执行对碰撞计数器和静默计数器的操作、执行对存储器的读写存储操作、规定反向散射标签的64位UID以及MTP存储器内容，并和外围模块电路一起构成防碰撞电路，实现防碰撞算法。

2低功耗设计

电路中耗散的能量可以分为静态功耗和动态功耗。形成静态功耗的主要原因是晶体管中从源极到漏极的亚阈值泄漏，就是指阈值电压的降低阻止了栅的关闭。动态功耗分为开关功耗和内部功耗。开关功耗是由于器件输出端的负载电容的充放电引起的。

数字部分实现低功耗，可以从系统级和RTL代码级两方面考虑。本设计中采取降低功耗的有效措施包括：降低电源电压，降低时钟频率，门控时钟技术，组织模块的设计方法。

2.1同步化不同时钟的设计方案

当系统中有两个或两个以上不同时钟时，数据的建立和保持时间很难得到保证，会面临复杂的时间问题。的方法是将不同的时钟同步化，由于标签数字基带电路中的编码器设计中需要编码输入时钟160kHz和编码输出时钟320kHz，所以不同的触发器使用不同的时钟。为了系统稳定，用系统时钟1.28MHz将160kHz和320kHz时钟同步化，如图2所示。1.28MHz的高频时钟将作为系统时钟，输入到所有触发器的时钟端。160MHz_EN和320MHz_EN将控制所有触发器的使能端。即原来接160MHz时钟的触发器，接1.28MHz时钟，同时160MHz_EN将控制该触发器使能，原接320MHz时钟的触发器，也接1.28MHz时钟，同时320MHz_EN将控制该触发器使能。

图2为同步化不同时钟的电路设计方案。

2.2降低电源电压

动态功耗和电源电压的平方成正比，故降低电源电压是减少功耗的有效方法，但是降低供电电压，会带来很多副作用：首先，降低供电电压，会导致速度下降，减小电容充放电的电流或负载驱动电流；其次，会导致较低的输出功率或较低的信号幅度，从而产生噪声和信号衰减的问题。研究说明：降低阀值电压，可以使得动态功耗减少，但会增大静态功耗。

设计中采用的是台积电提供的0.18μm数字标准单元，标准工作电压为0.9V～1.1V。而EEPROM工作电压为0.9V～1.2V@读数据/1.8V@写数据，所以开展写操作时需要用到电平转换将1.0V转换到1.8V的电压，以便开展数据的交互。

2.3门控时钟的设计

为了降低芯片的功耗，设计中使用了门控时钟：用使能信号控制存放器的时钟端，当使能信号有效时时钟翻转，否则时钟保持在固定电平。因此时钟使能可以将电路中的部分电路处于空闲状态，阻止存放器内部翻转和存放器之间组合逻辑开关动作，以到达节省功耗的目的。图3所示为门控时钟的设计方案。

表1给出利用综合工具DesignCompiler对当前设计开展综合后的功耗和面积。可以看出，本设计使用门控时钟后，总的动态功耗降低了很多，并且在降低功耗的同时，面积也有了一定的减小。

2.4组织模块设计方法

由于在设计中并不是所有的模块都同时工作，而是在某一个状态下，只开启一个或几个模块，其他模块处于关闭状态，所以如果有效组织模块的开关，将会减少存放器的开关翻转动作。设计中利用有限状态机根据不同的指令和状态转换开启不同的模块来完成数据的处理要求和存储操作：当接收前向数据时，开启编码器、CRC计算/校验、和串并转换；当处理数据时，开启模块有限状态控制机、EEPROM控制模块、静默计数器、随机数产生器；当返回数据时，开启模块有限状态控制机、EEPROM控制模块、数据输出控制端、编码器其他模块关闭。

3芯片测试

首先采用FPGA完成芯片的功能验证，以FPGA的可编程逻辑阵列为基本单元，实现ISO18000-6B的数字基带功能的硬件仿真验证。然后使用ASIC芯片设计EDA工具将RTL顶层描述映射为基于TSMC提供的目标工艺库的基本数字单元的物理电路，并生成CAD版图且提交给TSMC半导体工厂制作出来。

开展芯片测试时，利用先施阅读器产生RFID各种命令信号，经解调后输入到待测试芯片的数据输入端。芯片在电源、时钟源信号、复位信号的共同激励下进入正常工作状态并对输入命令数据开展响应，将数据输出到调制电路，然后反射回阅读器。阅读器根据接收到的信号决定下一步操作。在阅读器和待测芯片的交互过程中，可用逻辑分析仪观察中间过程。图4为先施阅读器对测试芯片发送read命令时，用逻辑分析仪捕捉的内部信号，其**号data_in为解调器解调出的前向链路数据，信