另外一个老师课件-3篇章

通常按以下步骤处理：逐级列出电路中各输出端逻辑函数式，写出电路的最后输出函数，逐个不漏的列出。然后用列真值表或计算方法得出各种输入情况下的结果，由结果得出电路功能结论。例1

请分析下面逻辑电路的逻辑功能。解：由于电路是多输入/单输出电路，所以输出函数为：4位二进制码输入输出A3A2A1A0Y000000001000101A3

A1

A0A3

A2

A03

1A

A

A000110010010101001101011101000110010101001011011001110101110011110从真值表可知：当输入的4位二进制码小于等于8时，能被2整除；而输入二进制码大于等于8时，能被4整除的一个除法电路。2.组合电路设计设计是分析的反过程,通常实现的功能要求是给定的,在选定门电路种类后,能设计出完成该功能的具体电路。一般设计过程为：根据题意或给定功能要求找出输入和输出逻辑变量；列出真值表；求出各个输出的最简与—或表达式（建议用卡诺图法）；用规定的逻辑符号画出整个逻辑电路图。例2

设计一个4位二进制代码输入时，能检测8421BCD伪码的组合逻辑电路。解：分析设计要求,输入是4变量，设为A3A2A1A0，一个检测结果设为Y。由于逻辑关系比较简单，所以直接填卡诺图，得出结果。假定输入4位码是8421码时，输出为“0”，反之输出为“1”，其卡诺图

。000000001

11

10

01

3

A2

)

A3

A2

Y

(

A3

,

A2

,

A1

,

A0

)

A3

A2二、编将一个特定对象编制成一组二进制码的组合逻辑电路。如一个单位、一户家庭、一个部门、一个运动员等都将用一组n位的十进制代码表示。实现代码表示的具体电路就是编

。1.基本编如将4个开关量编制成4组二位二进制代码时。真值表为：编

输入二位码输出W0W1W2W3Y1Y0100000010001001010000111真值表说明：（1）同一时间只允许1个编码对象输入，其余不能输入；（2）一个对象和一组代码相对应。00代表W0、01代表W1、10代表W2、11代表W3；二位代码输出中每位的函数为：编

输入二位码输出W0W1W2W3Y1Y0100000010001001010000111Y

W

W

W

0W1120312W3W

W

WY0

W

0W1W

2

W

3

W

0

W

1W

2W3利用同时不能出现二个以上编码对象的约束条件，化简后得：Y1

W

0

W

1W2

W

3

W

0

W

W

0

W

1

W

W

0

W

1W

3W2

(W0

W

0

W

1W

2W3

(W0

W2

W3同理：Y0

W1

W32

W

0

W

1W

W

3

W编码输入Y1Y0W000W101W210W3114线—2线编2.二进制编它将2n个输入对象，分别编制成n位二进制代码输出。41003.二-十进制编这种编

是将十进制的10个数字分别编制成4位BCD码输出的电路。电路基本框图为：由于编码方案非常多（8421、5421、2421、码等），因此编的电路也有多种多样。4.优先编这种编

同时允许输入二个以上的编码对象，但任一时刻只对其中优先权最高的输入实现编码。优先权的高低在设计

先约定，好象人们处理事务时的轻重缓急一样。例1设计一个将十进制10个数字按8421BCD方案编码的优先编码器。设计时设定低电平有输入，4位BCD反码输出。（大数优先）解：根据设计要求，列出真值表编

输

入BCD

码输出W9W8W7W6W5W4W3W2W1W0Y3Y2Y1Y011111111101111111111110×111011111110××11011111110×××1100111110××××101111110×××××10101110××××××1001110×××××××100010××××××××01110×××××××××0110Y3

W9W8

W9

W9

W8Y3

W8

W9Y2

W9W8

(W4

W5

W

(W9W8

)W4

W9W8W5198

)

5W4W3

WY0

W9W8

(W7

W编 输

入BCD码输出W9W8W7W6W5W4W3W2W1W0Y3Y2Y1Y011111111101111111111110×111011111110××11011111110×××1100111110××××101111110×××××10101110××××××1001110×××××××100010××××××××01110×××××××××0110输出代码各位逻辑函数关系：10/4线8421BCD优先

编

逻辑电路图W0W1W2W34W10/48421BCD码W5

优先编W6W7

W8W9Y3Y21YY0三、译它是编码的反过程。即：将二进制代码所代表的特定对象还原出来的电路。根据还原（翻译）对象的不同，分为二进制译（变量译

）和二—十进制译（显示译

、码制变换译）两种。1.

基本译电路将二进制代码代表的各种特定对象还原出来的电路。电路的输入是

n位二进制代码，输出为种特2n定对象，电路是一个2/4译码器的逻辑电路，2位二进制码A1、A0为输入，4个输出。EN

是电路工作还是不工作的使能控制端，低电平使能（工作），高电平（不工作）从电路图分析工作原理时，可以写出每个输出逻辑函数表达式，列出真值表得出。Y

3

A1

A0Y

2

A1

A0Y

1

A1

A0Y

0

A1

A0得到2/4译

真值表译码输入译 输出ENA1A0Y3Y2Y1Y01××11110001110001110101010110110111简化逻辑图表示2.

二进制译将n位二进制代码代表的

2n种特定对象还原出来的电路。电路的输入是

n位二进制代码，输出为种特2n定对象，如2线-4线，3-8，4-16等译

。它用在计算机的信息 地址分配上。3.

二—十进制译将输入的BCD码翻译成0～9十进制十个数字的组合逻辑电路，译码后的结果用显示器显示出来，所以，又称显示译

和码制变换译多种。显示器简介点阵式显示器分段式显示器（半导体、液晶）（1）点阵式显示器要点亮某一个字形时，只要点亮这个字形的有关点就行。用的最多的地方是车站、机场、马

的 牌等。（2）分段显示器半导体分段式和液晶分段式两种分段式显示器显示5字型公共电极d

c b

a公共电极e

fg

ha“0”公共极接地R发光二极管（LED）分段式显示器“1”aR公共极接VCC=5V共阳极共阴极显示字形时的基本笔划液晶分段式（LCD）显示器：低电源、低功耗，目前使用日益普遍。它利用流动性有机化合物的奇特光学特性而发光。例：试用非门和或非门设计一个

8421BCD码输入的驱动共阴极七段半导体数码管的二—十进制译。解：由于显示器为七段半导体数码

管，所以译

的输出为七个输出，四位BCD码输入，设计电路如下框图所示：二—十进制译agDCBA由于是共阴极，所以，译输出应为高电平才能点亮某段数码管。用卡诺图化简，得出输出七段的逻辑函数式（由于用或非门且驱动共阴极，所以用包围“0”方格，求或与式的最简原函数较方便）包围“1”得原函数a

D

B

CA

CA也可以包围“0”，直接求反函数确定a

CBA

DCBAa

(C

B

A)(D

C

B

A)

C

B

A

D

C

B

Ab

(C

B

A)(C

B

A)

C

B

A

C

B

Ac

C

B

Ad

(C

B

A)(C

B

A)(D

C

B

A)

C

B

A

C

B

A

D

C

B

Ae

A(C

B)

A

C

Bf

(B

A)(C

B)(D

C

A)

B

A

C

B

D

C

Ag

(D

C

B)(C

B

A)

D

C

B

C

B

A其它段的函数表达式为：8421BCD码二-十进制译

电路将上述电路做成集成电路，引出4位码输入端和8个输出端、电源端等，就是一片中规模集成电路了。下图是低电平输出，驱动共阳极数码管，并加了3个控制端后制成的74LS247(OC)型中规模集成译码器。四、二进制加法器数字系统要完成各种复杂运算和操作，首先必须具备加、减、乘、除四种最基本的算术运算。而在数字电路中，又只须具有加法运算和移位操作就能实现乘除法的运算。所以，加法电路是最基本的，在加法电路中半加电路和全加电路又是最低层的电路。1.半加器仅由两数据相应位相加，不计进位的加法。若相应位为

Ai

,

Bi

相加后产生半加和和向

的进位真值表为Si

,Ci输

入输

出被加数Ai加数

Bi半加和Si进位

Ci0000011010101101半加器AiiBSiiCSi

Ai

Bi

Ai

BiCi

Ai

Bi输出函数式为由异或门和与门实现的电路半加器逻辑符号全部“与非”门实现此时，应把表达式变换成“与非—与非”结构形式Si

Ai

Bi

Ai

BiCi

Ai

Bi如果将上述逻辑式进行变换，可以有多种电路形式。Si

Ai

Bi

Ai

Bi

Ai

Bi

Ai

Bi

Ai

Ai

Bi

Bi

Ai

(

Ai

Bi

)

Bi

(

Ai

Bi

)

Ai

Ai

Bi

Bi

Ai

Bi

Ai

Ai

Bi

Bi

Ai

BiCi

Ai

Bi

Ai

Bi中实际上Si

的

Ai

Bi是提取公共项得到的，这可用卡诺图来说明：Si

(Ai

Bi

)

Ai

BiSi

Ai

Ai

Bi

Bi

Ai

Bi

Ai

Ai

Bi

Bi

Ai

BiCi

Ai

Bi

Ai

Bi在二次结合时把

AiBi

格当作“1”了，然而在总式中扣除该项即可Si

Ai

Ai

Bi

Bi

Ai

Bi

Ai

Ai

Bi

Bi

Ai

BiCi

Ai

Bi

Ai

Bi●●全部用“或非”门实现同样表达式应变换成“或非-或非”形式这时可从卡诺图中包围“0”格得“或与”表达式后，由二次求反得到：Si

(

Ai

Bi

)(Ai

Bi

)

Ai

Bi

Ai

BiCi

Ai

BiSi

(

Ai

Bi

)(Ai

Bi

)

Ai

Bi

Ai

BiCi

Ai

Bi但不管是哪种电路形式，其半加器的逻辑符号是一样的。2.全加器能实现两个加数的对应位和相邻低位的进位一起相加的加法电路。令Ai、Bi、Ci-1为两数的相应位和低位的进位，Si、Ci为全加后的和以及向

的进位，则该电路框图为：全加器iAi

BiSiCi1C全加器输入结果输出AiBiCi1SiCi0000000110010100110110010101011100111111全加器真值表两个输出函数为

A

B

Ci

1Ci

Ai

Bi

Ci1

Ai

Bi

Ci1

i

i

Ai

Bi

Ci1

m(3,5,6,7)i

i

i

i1

i

ii

1

i

i i

1S

A

B

C

A

B

C

A

B

C

Ai

Bi

Ci1同理有

m(1,2,4,7)Si

Ai

Bi

Ci1

SHi

Ci1Ci

Ai

Bi

SHiCi1

CHi

(Ai

Bi

)Ci101011010i电路用“与非”门实现（略）●●用两个半加器实现。Bi

Ci1iAS00

01

11

100100100111iiAC

Bi

Ci100

01

11

1001Si

Ai

Bi

Ci1

SHi

Ci1Ci

Ai

Bi

SHiCi1

CHi

(Ai

Bi

)Ci1●●●用与或非门实现全加功能将式子变换成“与—或—非”形式方法：求Si时，把Ai、Bi、Ci-1、Ci作为输入变量。求Ci时，把Ai,Bi,Ci-1,Si作为输入变量得出表达式

Ci1

Ci

Ai

Ci

Bi

Ci

Ai

Bi

Ci1Si

Ai

Ci1

Bi

Ci1Ci

Ai

Bi10

××1×

0

×01

×1110

×00

01

11

10iAi

Bi00

0C

S1

iC

i0

×1

×

1×

0

×0×0

×1

×××

×

101

11110

100

01

11

10i

i00

0A

BSi

Ci1Ci全加器输入结果输出AiBiCi1SiCi0000000110010100110110010101011100111111

Ci1

Ci

Ai

Ci

Bi

Ci

Ai

Bi

Ci1Si

Ai

Ci1

Bi

Ci1Ci

Ai

Bi●●●●用PLD实现的全加器电路Si

Ai

Bi

Ci1

Ai

Bi

Ci

1

Ai

Bi

Ci

1

Ai

Bi

Ci1

Ai

Ci1

Bi

Ci1Ci

Ai

Bi与阵列编制出与项或阵列编制出与项不管是哪种形式的全加器电路，其全加器的逻辑符号规定为：3.二进制加法器数字系统要完成各种复杂运算和操作，首先必须具备加、减、乘、除四种最基本的算术运算。而在数字电路中，又只须具有加法运算和移位操作就能实现乘除法的运算。所以，加法电路是最基本的，在加法电路中半加电路和全加电路又是最低层的电路。4位二进制数串行加法器电路的加法原理请分析。自行这种加法运算的速度是比较低的，在最不利的情况下，每做一次加法运算，需要经过4个全加器的传输延迟时间，才能得到稳定可靠的运算结果。五、数据选择器和数据分配器

数据选择器和数据分配器大量、数字信号处理应用在与通信系统中。1.数据选择器在数字信号的传输过程中，有时需要从一组输入数据中选出某一个，或系统中，选出某一路能的电路就是多在多路数据。能实现这路数据选译器。图示电路是一个4选1的数据选择器电路4路并行输入数据2位选择地址电路输出选择使能控制在

=0使能条件下，输出函数为Z

D3

(A1

A0

)

D2

(

A1

A0

)

D1

(

A1

A0

)

D0

(

A1

A0

)

D3

(m3

)

D2

(m2

)

D1

(m1

)

D0

(m0

)从数据的传输方式讲，它是一个并行/串行数据的传输转换电路。从电路的输出函数可知，它是一个与—或表达式，而电路的结构又是一个与或逻辑结构，因此，用该电路同样可以用来产生各种各样的组合逻辑电路。由于输出函数是一个与或表达式，所以可以用数据选择器实现各种逻辑函数。例1：试用一片双4选1的数据选择器，实现一个全加器功能。解：因为全加器的和及进位输出函数都是3变量，所以可以选变量中的Ai和Bi作为4/1选择器的选择地址，而Ci-1只能为数据端输入（其它方案也行）。和输出

进位输出AiBiCi1把全加器的输出函数Si、Ci和4/1选择器的函数对照后，即可得到

Ai

Bi

Ci1Si

Ai

Bi

Ci1

Ai

BiCi1

Ai

Bi

Ci1

(

Ai

Bi

)Ci1

(

Ai

Bi

)Ci1

(

Ai

Bi

)Ci1

(

Ai

Bi

)Ci1

(m0

)Ci1

(m1

)Ci1

(m2

)Ci1

(m3

)Ci11D10

Ci1

Ci11D11

Ci11D121D13

Ci1

(

A1

A0

)1D10

(

A1

AY10Ci

Ai

Bi

Ci1Ci

Ai

Bi

Ci1

Ai

Bi

Ci1

Ai

Bi

Ci1

(m1

)Ci1

(m2

)Ci1

(m3

)Ci1

(m3

)Ci1

(m1

)Ci1

(m2

)Ci1

(m3

)(Ci1

Ci1

)得到另一个4选1数据选择器的4个数据输入端的逻辑关系为：同理，进位输出函数1D20

01D21

Ci11D22

Ci11D23

1实现的电路图为：1D10

Ci11D20

0

Ci11D11

Ci11D121D13

Ci11D23

11D21

Ci11D22

Ci1例2：试用一片CC14539双4选1数据选择器组成8选1的数据选择器.可以适当添加其它逻辑门电路来实现。D10

D11

D12

D13

S2D20

D21

D22

D23Y1

Y2CC14539A1A0S1解：4/1数据选择器只有4个数据输入，2位选择地址；8/1需要3位地址，8路数据输入。因此，必须将使能控制端

作

S

地址扩展端使用，以实现两片之

间的连接。方案采用分时制的工作方

式：即

地址

为0A2

，第一片4/1选择器工作，第二片

； 地址

A为2

1时，第1片

，第2片工作；例3：试用一片74LS151型8选1数据选择器实现函数Z

f

(

A,

B,C)

AB

BC

ABC74LS151D1

D2

D3

D4D5

D6

D7YYA0A1A2

ST

D074LS151A2

ST

D0D1

D2

D3

D4

D5

D6

D7YY

A0A1CBA解：选函数变量A，B，C从选择器地址A2，A1，A0输入，根据多路选择器的原理，数据输入端必定是常量0或1。为找出地址最小项对应数据输入端的关系，画出卡诺图，图中可直接求出各数据端的函数关系。Z

f

(

A,

B,C)

AB

BC

ABC1

1110

000D0

1

D1

1

D2

0

D3

0

D4

0实现函数的电路图D6

1D7

0D5

12.数据分配器数据分配器的功能和数据选择器相反，它将一串行输入数据，在分配地址的控制下，依次送到相应的各个输出通道中去。根据框图，数据分配器有1/2、1/4、1/8‥‥等数据分配器。图示电路在二位分配地址控制下，将一路数据依次分配到4个通道上去的1/4的数据分配器。上图实际是一个具有使能控制端的2/4译

。每个输出通道的函数为D3

Di

(A1

A0

)

Di

(m3

)D2

Di

(A1

A0

)

Di

(m2

)D1

Di

(A1

A0

)

Di

(m1

)D0

Di

(A1

A0

)

Di

(m0

)分配地址数据输

出

通

道A1A0DiD3D2D1D000Di111Di01Di11Di110Di1Di1111DiDi111六、数值比较器数值比较器用来比较两个数据的大、小和是否相等，它经常用在逻辑判断，执行程序的跳转路经或执行何种操作等场合。1.1位数值比较器比较输入结果输出AiBiLA

Bi

iLA

Bi

iLA

Bi

i00001010101010011001由表得到三个结果输出函数：i

iLA

Bi

iLA

B

Ai

Bi

Ai

Bi

Ai

Bi

Ai

Bii

iLA

B在一位数值比较器的基础上，按“优先”比较原则可以实现多位或任意位数值比较。例：试设计一个四位二进制数值比较器，除要求比较两个四位二进制数值大小以外，还能将其扩展成任意位数值比较器，即当两个四位二进制数值相等时，允许低一级比较结果输入。两个本4位比较输入低位比较结果输入比较结果输出优先考虑后的真值表解4位二进制数输入低位比较结果输入比较结果输出A3，B3A2，B2A1，B1A0，B0lablablabLABLABLABG3××××××100L3××××××001E3G2×××××100E3L2×××××001E3E2G1××××100E3