第17章 数字电路基础 《电工电子技术(上下册)》课件

第17章数字电路基础17.1数制与编码17.1.1数制第17章数字电路基础章目录佳木斯大学电工教研室制17.1.2编码17.2逻辑函数17.2.1逻辑代数及运算法则函数17.2.2逻辑函数的表示方法17.2.3逻辑函数化简17.3门电路17.3.1门电路的基本概念17.3.2分立元件的门电路及组合第17章数字电路基础17.1数制与编码17.1.1数制1佳木斯大学电工教研室制17.5脉冲单元电路17.3.3TTL门电路第17章数字电路基础章目录17.3.4TTL三态输出及集电极开路与非门17.4触发器17.3.5MOS门电路17.4.1RS触发器17.4.2JK触发器17.4.3维持阻塞结构D触发器17.4.4触发器逻辑功能转换17.5.1555定时器17.5.2单稳态触发器17.5.3多谐振荡器习题17佳木斯大学电工教研室制17.5脉冲单元电路17.3.32佳木斯大学电工教研室制第17章数字电路基础17.1数制与编码17.1.1数制

数制是指按进位的原则进行计数，每一种进位计数都有特定的数码。

1．十进制数“0、1、2、3、4、5、6、7、8、9”十个数码，各位的权是基数10的幂，该位数码的值等于该数码与权的乘积，数的值等于各位数码值的总和。加法运算位对齐相加，“逢十进一”。

第17章数字电路基础17.1数制与编码佳木斯大学电工教研室制第17章数字电路基础17.1数3佳木斯大学电工教研室制2．二进制数“0，1”两个数码，各位的权是基数2的幂，数码的值等于该数码与权的乘积，数的值等于各位数码值的总和。加法运算位对齐相加，“逢二进一”。

第17章数字电路基础17.1数制与编码3．制数转换任意进制转换为十进制数：按权展开。例(1011.011)2=1×23+1×21+1×20+1×2-2+1×2-3

=(11.375)10

(AD5.E)16=162×A+161×D+160×5+16-1×E=162×10+161×13+160×5+16-1×14=(2773.875)10

佳木斯大学电工教研室制2．二进制数第17章数字电路基础4佳木斯大学电工教研室制第17章数字电路基础17.1数制与编码十进制数转换成二进制数：整数部分除二取余，小数部分乘二取整。例(219.25)10=(11011011.01)2

17.1.2编码“用若干位二进制码元按一定规律排列起来表示给定信息的过程称为编码。佳木斯大学电工教研室制第17章数字电路基础5佳木斯大学电工教研室制第17章数字电路基础17.1数制与编码1．二-十进制编码

用4位二进制码的10种组合表示十进制数0～9，简称BCD码。4位二进制码元可以有16种组合，表示十进制时有几种组合不用。几种常用BCD码的编码方式。佳木斯大学电工教研室制第17章数字电路基础6佳木斯大学电工教研室制第17章数字电路基础17.2逻辑函数2．可靠性编码

Gray码，也称循环码其基本特征是任何相邻的两组代码中，仅有一位数码不同。

3．字符编码在数字和计算机中，需要编码的信息除了数字之外，还有字符和各种专用符号。目前广泛采用的是ASCII码。17.2逻辑函数17.1.2逻辑代数及其法则奇偶校验码，有信息位和一位奇偶校验位两部分组成，它能够检验出在传输和处理过程中有时出现代码中的某一位由0错误变1,或由1错误变0的情况。佳木斯大学电工教研室制第17章数字电路基础7佳木斯大学电工教研室制第17章数字电路基础17.2逻辑函数英国数学家乔治·布尔（GeorgeBoole）于1847年在他的著作中首先对逻辑代数进行了系统的论述，因此逻辑代数又称布尔代数。与普通代数一样也用字母表示变量，但变量的取值只有1和0两种，分别代表两种相反的逻辑状态。逻辑代数表示的是逻辑关系，而不是数量关系，这是与普通代数的根本区别。在逻辑代数中，只有逻辑乘（与）、逻辑加（或）和逻辑反（非）三种基本运算。基本法则如下：0-1定律：

重叠律：

佳木斯大学电工教研室制第17章数字电路基础8佳木斯大学电工教研室制第17章数字电路基础17.2逻辑函数互补律：

交换律：

结合律：

分配律：

[证明]吸收律：

佳木斯大学电工教研室制第17章数字电路基础9佳木斯大学电工教研室制第17章数字电路基础17.2逻辑函数

还原律：反演律（摩根定理）：

表17-3反演律的证明佳木斯大学电工教研室制第17章数字电路基础10佳木斯大学电工教研室制第17章数字电路基础17.2逻辑函数1．逻辑状态（真值）表例：三地控制一灯的逻辑状态(真值)表2．逻辑式开关A、B、C为三地输入，0代表开关断开状态，1代表开关闭合状态；控制电灯Y为输出，0代表灯不亮，1代表代表灯亮。佳木斯大学电工教研室制第17章数字电路基础11佳木斯大学电工教研室制第17章数字电路基础17.2逻辑函数形式有三种：或与逻辑式、与或逻辑式、标准与或逻辑式。通常逻辑式写成与或表达式。或与式与或式

标准与或逻辑式例：3.逻辑图逻辑图是指用逻辑门电路图形符号连线组成的逻辑关系电路图。佳木斯大学电工教研室制第17章数字电路基础12佳木斯大学电工教研室制第17章数字电路基础17.2逻辑函数

三地控制一灯的逻辑图

佳木斯大学电工教研室制第17章数字电路基础13佳木斯大学电工教研室制第17章数字电路基础17.2逻辑函数4．卡诺图卡诺图是逻辑状态表的一种功能图表达形式。其变量的取值必须按照循环码的顺序排列，与真值表有着严格的一一对应关。将逻辑变量分成两组，分别在横竖两个方向排列出各组变量的所有取值组合，组成方格的图形。每个小方格代表一个最小项，对于n变量来说，共有2n个小方格。三变量卡诺图

二变量卡诺图

佳木斯大学电工教研室制第17章数字电路基础14佳木斯大学电工教研室制第17章数字电路基础17.2逻辑函数四变量卡诺图

五变量卡诺图

*把逻辑函数化成最小项与或表达式，再把函数中所有出现的最小项的方格填1，不出现的填0或空白，即可表示逻辑关系。*利用卡诺图化简逻辑函数时，如果是2n个相邻单元取值同为1，则可以合并，并消去n个变量。佳木斯大学电工教研室制第17章数字电路基础15佳木斯大学电工教研室制第17章数字电路基础17.2逻辑函数17.2.3逻辑函数化简逻辑函数的最简表达式有很多种，常用的有最简“与或”式和最简“或与”式。化简方法有公式法和卡诺图法两种。1．公式法公式化简法，就是利用逻辑代数的基本公式、常用公式和定理消去多余的乘积项和每个乘积项中多余的因子，以获得逻辑函数式的最简式。用公式化简逻辑函数有如下几种方法。⑴并项法例

化简函数解

:佳木斯大学电工教研室制第17章数字电路基础16佳木斯大学电工教研室制⑶消项法利用常用公式，消去多余的或项。例化简函数第17章数字电路基础17.2逻辑函数⑵吸收法例

化简函数

解

(摩根定理)(吸收律)

解

佳木斯大学电工教研室制⑶消项法第17章数字电路基17佳木斯大学电工教研室制第17章数字电路基础17.2逻辑函数⑷配项法例

化简函数解

(添AB项)(去掉AB)2．卡诺图法卡诺图化简逻辑函数步骤：（1）用卡诺图表示逻辑函数将逻辑函数F变换成与或式，凡在F中包含有的最小项，在其卡诺图相应的小方格中填1，其余的小方格空着或者填0。（2）合并最小项佳木斯大学电工教研室制第17章数字电路基础18佳木斯大学电工教研室制第17章数字电路基础17.2逻辑函数1）将相邻的为1的小方格圈在一起，画图时要将尽可能多的小方格圈在一起，圈画得越大，消去的变量就越多。2）所画的圈内都必须至少包含一个未被圈过的最小项，一般是先画大圈，最后圈孤立的单个的小方格。3）根据所画的圈将各乘积项相或，便可得到化简后的逻辑函数F的与或表达式。例用卡诺图化简函数佳木斯大学电工教研室制第17章数字电路基础19佳木斯大学电工教研室制第17章数字电路基础17.3门电路17.3.1门电路的基本概念

用以实现基本逻辑运算和复合逻辑运算的单元电路通称为门电路，其构成电路的基本元件是二极管、晶体管和场效应管等。门电路的输入和输出信号都是用电位的高低来表示的，而电位的高低则用0和1两种状态来区别。

若用高电平表示逻辑1，低电平表示逻辑0，则称这种表示方法为正逻辑；反之，为负逻辑。一般采用正逻辑电路。最基本门电路主要包括与门、或门和非门。组合门电路有与非门、或非门、与或非门、异或门等，可用规定的符号表示不同的门电路，对应其输入输出的逻辑关系。17.3门电路佳木斯大学电工教研室制第17章数字电路基础20佳木斯大学电工教研室制第17章数字电路基础17.3门电路17.3.2分立元件的门电路及组合1．二极管与门电路与门逻辑状态（真值）表与逻辑函数表达式佳木斯大学电工教研室制第17章数字电路基础21佳木斯大学电工教研室制第17章数字电路基础17.3门电路2．二极管或门电路或逻辑函数表达式或门逻辑状态（真值）表佳木斯大学电工教研室制第17章数字电路基础22佳木斯大学电工教研室制第17章数字电路基础17.3门电路

3．晶体管非门电路

非逻辑函数表达式

非门逻辑状态（真值）表4．与非门电路与非逻辑函数表达式佳木斯大学电工教研室制第17章数字电路基础23佳木斯大学电工教研室制第17章数字电路基础17.3门电路5．或非门电路

逻辑函数表达式与非门逻辑状态（真值）表佳木斯大学电工教研室制第17章数字电路基础24佳木斯大学电工教研室制第17章数字电路基础17.3门电路或非门逻辑状态（真值）表17.3.3TTL门电路TTL（Transistor-Transistor-Logic)门电路是一种集成门电路，它具有高可靠性、微型化和使用方便等优点

1．TTL与非门的电路结构和工作原理

TTL与非门电路结构、符号及双列直插芯片外形图佳木斯大学电工教研室制第17章数字电路基础25佳木斯大学电工教研室制第17章数字电路基础17.3门电路原理：当A、B不全为1时，V1的基极电位约1V,它不足以向V2提供基极电流，V2截止，进而V4也截止，V3因而导通，输出Y的电位约3.6V，即Y=1，接负载后，由于V4截止，有电流从电源经R4流向负载，这样的电流成为拉电流。当A、B全为1时，V1的发射结反相偏置，电源通过R1和V1的集电结向V2提供足够的集电极电流，使V2饱和导通，V4也饱和导通，因此，Y=0，接负载后，由于V3截止，V4的集电极电流由外接负载门灌入，称为灌电流。该电路具有与非逻辑功能，即

2TTL与非门的主要参数

（1）电压传输特性

佳木斯大学电工教研室制第17章数字电路基础26佳木斯大学电工教研室制第17章数字电路基础17.3门电路通常：UOH≈3.4V，UOL≈0.3V,Uoff≈0.8V,Uon≈2V,UT≈1.4V。（2）平均传输延迟时间tPDTTL与非门的电压输出波形比输入波形滞后时间称为平均传输延迟时间，tPD

越小，其工作速度越快，实际为几纳秒，一般计算公式tPD=（tPDL+tPDH）/2。

（3）输入和输出电流

佳木斯大学电工教研室制第17章数字电路基础27佳木斯大学电工教研室制第17章数字电路基础17.3门电路决定高电平和低电平时带负载能力的重要参数，有高电平输入电流IIH、低电平输入电流IIL、高电平输出电流IOH和低电平输出电流IOL。（4）门电路的扇出系数No

一个与非门能带同类门的最大数目，扇出系数越大，带负载能力越强，一般No≥8。

3门电路多余输入端的处理（1）TTL与门及与非门的多余输入端有以下几种处理方法①将其经1～3kΩ的电阻接至电源正端。②接输入高电平VIH。③与其他信号输入端并接使用。佳木斯大学电工教研室制第17章数字电路基础28佳木斯大学电工教研室制第17章数字电路基础17.3门电路（2）TTL或门及或非门的多余输入端应接低电平或与其他输入端并接使用。（3）与或非门一般有多个与门，使用时如果有多余的与门不用，其输入端必须接低电平，否则与或非门的输出将是低电平；如果某个与门有多个输入端不用，其处理方法与与门相同。17.3.4TTL三态输出、集电极开路与非门及应用三态门和OC门的逻辑符号

佳木斯大学电工教研室制第17章数字电路基础29佳木斯大学电工教研室制第17章数字电路基础17.3门电路1．三态门总线结构一根导线轮流传送不同信道或双向控制信号，称为总线结构。

2．OC门直接驱动继电器

总线结构

OC门直接驱动继电器佳木斯大学电工教研室制第17章数字电路基础30佳木斯大学电工教研室制第17章数字电路基础17.3门电路17.3.5MOS门电路1．CMOS反相器的电路结构及工作原理

CMOS反相器的电路结构如图所示，NMOS与PMOS构成互补结构，即两个管总是轮流导通，其静态功耗极低。

CMOS反相器的电路结构CMOS反相器工作状态表

佳木斯大学电工教研室制第17章数字电路基础31佳木斯大学电工教研室制第17章数字电路基础17.3门电路2.CMOS与非门及或非门

CMOS与非门的电路结构CMOS或非门电路结构电路的构成特点：

1）CMOS与非门驱动管串联，负载管并联；2）CMOS或非门驱动管先串联后并联，负载管先并联后串联佳木斯大学电工教研室制第17章数字电路基础32佳木斯大学电工教研室制第17章数字电路基础17.3门电路3．集成逻辑门的性能比较集成逻辑门的主要技术指标比较表佳木斯大学电工教研室制第17章数字电路基础33佳木斯大学电工教研室制第17章数字电路基础17.4触发器17.4触发器能够快速存储一位二进制数字信号的基本单元电路叫做触发器。按其稳定工作状态可分为双稳态触发器、单稳态触发器和无稳态触发器。按其逻辑功能分有RS触发器、JK触发器、D触发器和T触发器等。

17.4.1RS触发器1．基本RS触发器

b）逻辑符号a)电路结构佳木斯大学电工教研室制第17章数字电路基础34佳木斯大学电工教研室制第17章数字电路基础17.4触发器RS触发器逻辑状态表

由或非门组成的RS触发器及逻辑符号a)电路结构b）逻辑符号佳木斯大学电工教研室制第17章数字电路基础35佳木斯大学电工教研室制第17章数字电路基础17.4触发器2同步RS触发器

a)电路结构

b）逻辑符号同步RS触发器逻辑状态表佳木斯大学电工教研室制第17章数字电路基础36佳木斯大学电工教研室制第17章数字电路基础17.4触发器同步RS触发器的CP、S、R、Q对应的波形图

同一时钟脉冲作用期间，输入端的状态可能引起触发器输出发生两次以上翻转的情况，称为触发器空翻。

17.4.2JK触发器主从JK触发器由两个同步RS触发器等组成，分为主触发器和从触发器，由时钟脉冲C控制，先使主触发器触发，而后使从触发器触发，因而称为主从结构触发器。佳木斯大学电工教研室制第17章数字电路基础37佳木斯大学电工教研室制第17章数字电路基础17.4触发器a)电路结构图

b)逻辑符号

JK触发器的逻辑状态表佳木斯大学电工教研室制第17章数字电路基础38佳木斯大学电工教研室制第17章数字电路基础17.4触发器JK触发器的波形图

17.4.3维持阻塞结构D触发器D触发器的电路结构、逻辑符号如图所示，由6个与非门组成，其中G1、G2组成基本触发器，G3、G4组成时钟控制电路，G5、G6组成数据输入电路。

当CP=0时，无论D为何值，触发器状态维持不变；从0上跳1时，Qn+1=D,即D触发器为上升沿触发器。佳木斯大学电工教研室制第17章数字电路基础39佳木斯大学电工教研室制第17章数字电路基础17.4触发器a)D触发器的结构图

D触发器逻辑状态表b）逻辑符号

画出D触发器Q的波形

佳木斯大学电工教研室制第17章数字电路基础40第17章数字电路基础17.4触发器17.4.4触发器逻辑功能转换1将JK触发器转换为D触发器（下降沿触发）2将JK触发器转换为T触发器T触发器的状态表

第17章数字电路基础41佳木斯大学电工教研室制第17章数字电路基础17.4触发器3将D触发器转换为JK触发器(上升沿触发)4将D触发器转换为T`触发器T`触发器的波形图

佳木斯大学电工教研室制第17章数字电路基础42佳木斯大学电工教研室制第17章数字电路基础17.5脉冲单元电路17.5脉冲单元电路17.5.1555定时器1．内部组成及引脚功能组成：其电路如图所示,由三个5k的电阻组成分压器、两个电压比较器、一个由与非门组成的RS触发器、一个与非门、一个非门及一个放电晶体管组成。

佳木斯大学电工教研室制第17章数字电路基础43佳木斯大学电工教研室制第17章数字电路基础17.5脉冲单元电路2．芯片功能555定时器的功能表555定时器是一种多用途集成电路。要求其外部配接少量的元件就可以构成单稳态触发器、多谐振荡器等，在波形的产生与变换、测量、自动控制等领域有着广泛的用途。佳木斯大学电工教研室制第17章数字电路基础44佳木斯大学电工教研室制第17章数字电路基础17.5脉冲单元电路17.5.2单稳态触发器单稳态触发器只有一个稳定状态，其工作特性具有如下三个显著特点：1)它有稳态和暂稳态两个不同的工作状态。

2)在外来信号作用下，电路将从稳态翻转到暂稳态，经过一段时间以后，再自动返回稳态。

3)暂稳态维持时间的长短取决于电路本身的参数。1．微分型单稳态触发器

微分型单稳态触发器由2个或非门和1个微分定时电路组成。工作时分静止期、暂稳态、恢复期三个阶段。电路结构如图：佳木斯大学电工教研室制第17章数字电路基础45佳木斯大学电工教研室制第17章数字电路基础17.5脉冲单元电路微分型单稳态触发器

2．用555定时器组成的单稳态触发器

工作原理：负触发脉冲到来前，低触发端为高电平，输出状态保持低电平（稳态），加入触发脉冲后，输出uo变为高电平（暂态），内部放电晶体管截止，VCC通过R向C充电，电路处于暂稳态。uC充电到VR1时，晶体管导通，C放电，uo返回稳态。

佳木斯大学电工教研室制第17章数字电路基础46佳木斯大学电工教研室制第17章数字电路基础17.5脉冲单元电路17.5.3多谐振荡器1．RC环形振荡器

RC环形振荡器由三个非门和RC充放电回路组成。

工作原理:设某一时刻uo为低电平，则u1为高电平，u2为低电平,RC回路构成微分电路，u1对电容充电，经过一段时间uA>UT（非门阈值电压）时，uo变成高电平，同理，电容放电并反向充电使uA<UT,uo变又成高电平，电路输出是周期的矩形波电压，周期计算公式：（s）

佳木斯大学电工教研室制第17章数字电路基础47佳木斯大学电工教研室制第17章数字电路基础17.5脉冲单元电路2由555组成的无稳态触发器无稳态触发器由555定时器及外围电阻电容电路组成工作原理：输出高电平时，内部放电晶体管截止，电源通过R1、R2向C1充电，电容上电压按指数规律增加，当uC1≥VR1时，输出为低电平；此时放电晶体管导通，通过R2放电，电容上电压按指数规律下降，当uC1≥VR2时，输出再次为高电平。可见，电路输出是周期的矩形波电压。周期计算公式为：（s）佳木斯大学电工教研室制第17章数字电路基础48佳木斯大学电工教研室制第17章数字电路基础本章小结本章小结

1．数字电路具有抗干扰性强、准确性和稳定性好、便于集成和系统维护等优点，数字设备中广泛使用二进制和十六进制数，特点是与数字电路对应简单，适于内部逻辑关系的建立，计算机中广泛使用BCD和ASCII码。2．逻辑代数是数字电路的理论基础和工具，基本法则和公式常用于逻辑函数变换和化简，逻辑函数通常可以用真值表、逻辑式、逻辑图和卡诺图来表达。3．门电路是组合逻辑电路的基本单元，其电路原理、使用参数、逻辑符号应该加强了解，特别是注意OC门、三态门和CMOS门使用的了解。4．双稳态触发器是时序逻辑电路的基本单元，最小的存储部件。注意不同结构触发器的使用及特点，单稳态和无稳态触发器一般由脉冲单元电路组成，了解555定时器的结构和使用。佳木斯大学电工教研室制第17章数字电路基础49佳木斯大学电工教研室制第17章数字电路基础习题1717-1将二进制数转换为十六进制和十进制数。（a）(11010110)2

（b）(101011.101)2

（c）(11111.11)2

17-2将下列数转换成二进制数。（a）(105.7)10

（b）(6FF.8)10

（c）(567.8)8

17-3写出字符串W&$8#的ASCII码。17-4已知逻辑电路的输入A(A2A1A0)为3位二进制数，输出Y(Y2Y1Y0)与A(A2A1A0)的关系为：0≤A≤4时，Y=A+3；A≥5时，Y=A-5，试列出其真值表。习题17佳木斯大学电工教研室制第17章数字电路基础50佳木斯大学电工教研室制第17章数字电路基础习题1717-5写出三人（ABC）表决器(Y)的真值表。17-6

证明：17-7

化简：17-8用卡诺图化简逻辑函数。（a）F(A,B,C)=∑m(0,2,3,7)(b)F(A,B,C,D)=∑m(0,2,5,7,8,10,13,15)17-9

已知逻辑电路的输入端A、B波形，画出各门的输出端Y波形。佳木斯大学电工教研室制第17章数字电路基础51佳木斯大学电工教研室制第17章数字电路基础习题1717-10由与非门构成的触发器如图所示，试列出其真值表。17-11

设初始状态为Q=0，钟控RS触发器输入波形所示，试画出输出Q端波形。佳木斯大学电工教研室制第17章数字电路基础52佳木斯大学电工教研室制第17章数字电路基础习题1717-12

设初始状态为Q=0，JK触发器输入波形如图所示，试画出输出Q端波形。

17-13JK触发器连接如图a所示，其输入波形如图b所示，试画出输出端Q的波形。设其初态为0。佳木斯大学电工教研室制第17章数字电路基础53佳木斯大学电工教研室制第17章数字电路基础习题1717-14555构成多谐振荡器如图，已知：R1=2.2kΩ，R2=4.7kΩ，C1=0.022μF，C2=0.001μF。试求输出电压的频率和占空比。17-15图为简易电子门铃电路，按下按钮SB不放，扬声器一直会发出声响，试分析此电路的工作原理。佳木斯大学电工教研室制第17章数字电路基础54佳木斯大学电工教研室制第17章数字电路基础ASCII代码表佳木斯大学电工教研室制第17章数字电路基础55第17章数字电路基础17.1数制与编码17.1.1数制第17章数字电路基础章目录佳木斯大学电工教研室制17.1.2编码17.2逻辑函数17.2.1逻辑代数及运算法则函数17.2.2逻辑函数的表示方法17.2.3逻辑函数化简17.3门电路17.3.1门电路的基本概念17.3.2分立元件的门电路及组合第17章数字电路基础17.1数制与编码17.1.1数制56佳木斯大学电工教研室制17.5脉冲单元电路17.3.3TTL门电路第17章数字电路基础章目录17.3.4TTL三态输出及集电极开路与非门17.4触发器17.3.5MOS门电路17.4.1RS触发器17.4.2JK触发器17.4.3维持阻塞结构D触发器17.4.4触发器逻辑功能转换17.5.1555定时器17.5.2单稳态触发器17.5.3多谐振荡器习题17佳木斯大学电工教研室制17.5脉冲单元电路17.3.357佳木斯大学电工教研室制第17章数字电路基础17.1数制与编码17.1.1数制

数制是指按进位的原则进行计数，每一种进位计数都有特定的数码。

1．十进制数“0、1、2、3、4、5、6、7、8、9”十个数码，各位的权是基数10的幂，该位数码的值等于该数码与权的乘积，数的值等于各位数码值的总和。加法运算位对齐相加，“逢十进一”。

第17章数字电路基础17.1数制与编码佳木斯大学电工教研室制第17章数字电路基础17.1数58佳木斯大学电工教研室制2．二进制数“0，1”两个数码，各位的权是基数2的幂，数码的值等于该数码与权的乘积，数的值等于各位数码值的总和。加法运算位对齐相加，“逢二进一”。

第17章数字电路基础17.1数制与编码3．制数转换任意进制转换为十进制数：按权展开。例(1011.011)2=1×23+1×21+1×20+1×2-2+1×2-3

=(11.375)10

(AD5.E)16=162×A+161×D+160×5+16-1×E=162×10+161×13+160×5+16-1×14=(2773.875)10

佳木斯大学电工教研室制2．二进制数第17章数字电路基础59佳木斯大学电工教研室制第17章数字电路基础17.1数制与编码十进制数转换成二进制数：整数部分除二取余，小数部分乘二取整。例(219.25)10=(11011011.01)2

17.1.2编码“用若干位二进制码元按一定规律排列起来表示给定信息的过程称为编码。佳木斯大学电工教研室制第17章数字电路基础60佳木斯大学电工教研室制第17章数字电路基础17.1数制与编码1．二-十进制编码

用4位二进制码的10种组合表示十进制数0～9，简称BCD码。4位二进制码元可以有16种组合，表示十进制时有几种组合不用。几种常用BCD码的编码方式。佳木斯大学电工教研室制第17章数字电路基础61佳木斯大学电工教研室制第17章数字电路基础17.2逻辑函数2．可靠性编码

Gray码，也称循环码其基本特征是任何相邻的两组代码中，仅有一位数码不同。

3．字符编码在数字和计算机中，需要编码的信息除了数字之外，还有字符和各种专用符号。目前广泛采用的是ASCII码。17.2逻辑函数17.1.2逻辑代数及其法则奇偶校验码，有信息位和一位奇偶校验位两部分组成，它能够检验出在传输和处理过程中有时出现代码中的某一位由0错误变1,或由1错误变0的情况。佳木斯大学电工教研室制第17章数字电路基础62佳木斯大学电工教研室制第17章数字电路基础17.2逻辑函数英国数学家乔治·布尔（GeorgeBoole）于1847年在他的著作中首先对逻辑代数进行了系统的论述，因此逻辑代数又称布尔代数。与普通代数一样也用字母表示变量，但变量的取值只有1和0两种，分别代表两种相反的逻辑状态。逻辑代数表示的是逻辑关系，而不是数量关系，这是与普通代数的根本区别。在逻辑代数中，只有逻辑乘（与）、逻辑加（或）和逻辑反（非）三种基本运算。基本法则如下：0-1定律：

重叠律：

佳木斯大学电工教研室制第17章数字电路基础63佳木斯大学电工教研室制第17章数字电路基础17.2逻辑函数互补律：

交换律：

结合律：

分配律：

[证明]吸收律：

佳木斯大学电工教研室制第17章数字电路基础64佳木斯大学电工教研室制第17章数字电路基础17.2逻辑函数

还原律：反演律（摩根定理）：

表17-3反演律的证明佳木斯大学电工教研室制第17章数字电路基础65佳木斯大学电工教研室制第17章数字电路基础17.2逻辑函数1．逻辑状态（真值）表例：三地控制一灯的逻辑状态(真值)表2．逻辑式开关A、B、C为三地输入，0代表开关断开状态，1代表开关闭合状态；控制电灯Y为输出，0代表灯不亮，1代表代表灯亮。佳木斯大学电工教研室制第17章数字电路基础66佳木斯大学电工教研室制第17章数字电路基础17.2逻辑函数形式有三种：或与逻辑式、与或逻辑式、标准与或逻辑式。通常逻辑式写成与或表达式。或与式与或式

标准与或逻辑式例：3.逻辑图逻辑图是指用逻辑门电路图形符号连线组成的逻辑关系电路图。佳木斯大学电工教研室制第17章数字电路基础67佳木斯大学电工教研室制第17章数字电路基础17.2逻辑函数

三地控制一灯的逻辑图

佳木斯大学电工教研室制第17章数字电路基础68佳木斯大学电工教研室制第17章数字电路基础17.2逻辑函数4．卡诺图卡诺图是逻辑状态表的一种功能图表达形式。其变量的取值必须按照循环码的顺序排列，与真值表有着严格的一一对应关。将逻辑变量分成两组，分别在横竖两个方向排列出各组变量的所有取值组合，组成方格的图形。每个小方格代表一个最小项，对于n变量来说，共有2n个小方格。三变量卡诺图

二变量卡诺图

佳木斯大学电工教研室制第17章数字电路基础69佳木斯大学电工教研室制第17章数字电路基础17.2逻辑函数四变量卡诺图

五变量卡诺图

*把逻辑函数化成最小项与或表达式，再把函数中所有出现的最小项的方格填1，不出现的填0或空白，即可表示逻辑关系。*利用卡诺图化简逻辑函数时，如果是2n个相邻单元取值同为1，则可以合并，并消去n个变量。佳木斯大学电工教研室制第17章数字电路基础70佳木斯大学电工教研室制第17章数字电路基础17.2逻辑函数17.2.3逻辑函数化简逻辑函数的最简表达式有很多种，常用的有最简“与或”式和最简“或与”式。化简方法有公式法和卡诺图法两种。1．公式法公式化简法，就是利用逻辑代数的基本公式、常用公式和定理消去多余的乘积项和每个乘积项中多余的因子，以获得逻辑函数式的最简式。用公式化简逻辑函数有如下几种方法。⑴并项法例

化简函数解

:佳木斯大学电工教研室制第17章数字电路基础71佳木斯大学电工教研室制⑶消项法利用常用公式，消去多余的或项。例化简函数第17章数字电路基础17.2逻辑函数⑵吸收法例

化简函数

解

(摩根定理)(吸收律)

解

佳木斯大学电工教研室制⑶消项法第17章数字电路基72佳木斯大学电工教研室制第17章数字电路基础17.2逻辑函数⑷配项法例

化简函数解

(添AB项)(去掉AB)2．卡诺图法卡诺图化简逻辑函数步骤：（1）用卡诺图表示逻辑函数将逻辑函数F变换成与或式，凡在F中包含有的最小项，在其卡诺图相应的小方格中填1，其余的小方格空着或者填0。（2）合并最小项佳木斯大学电工教研室制第17章数字电路基础73佳木斯大学电工教研室制第17章数字电路基础17.2逻辑函数1）将相邻的为1的小方格圈在一起，画图时要将尽可能多的小方格圈在一起，圈画得越大，消去的变量就越多。2）所画的圈内都必须至少包含一个未被圈过的最小项，一般是先画大圈，最后圈孤立的单个的小方格。3）根据所画的圈将各乘积项相或，便可得到化简后的逻辑函数F的与或表达式。例用卡诺图化简函数佳木斯大学电工教研室制第17章数字电路基础74佳木斯大学电工教研室制第17章数字电路基础17.3门电路17.3.1门电路的基本概念

用以实现基本逻辑运算和复合逻辑运算的单元电路通称为门电路，其构成电路的基本元件是二极管、晶体管和场效应管等。门电路的输入和输出信号都是用电位的高低来表示的，而电位的高低则用0和1两种状态来区别。

若用高电平表示逻辑1，低电平表示逻辑0，则称这种表示方法为正逻辑；反之，为负逻辑。一般采用正逻辑电路。最基本门电路主要包括与门、或门和非门。组合门电路有与非门、或非门、与或非门、异或门等，可用规定的符号表示不同的门电路，对应其输入输出的逻辑关系。17.3门电路佳木斯大学电工教研室制第17章数字电路基础75佳木斯大学电工教研室制第17章数字电路基础17.3门电路17.3.2分立元件的门电路及组合1．二极管与门电路与门逻辑状态（真值）表与逻辑函数表达式佳木斯大学电工教研室制第17章数字电路基础76佳木斯大学电工教研室制第17章数字电路基础17.3门电路2．二极管或门电路或逻辑函数表达式或门逻辑状态（真值）表佳木斯大学电工教研室制第17章数字电路基础77佳木斯大学电工教研室制第17章数字电路基础17.3门电路

3．晶体管非门电路

非逻辑函数表达式

非门逻辑状态（真值）表4．与非门电路与非逻辑函数表达式佳木斯大学电工教研室制第17章数字电路基础78佳木斯大学电工教研室制第17章数字电路基础17.3门电路5．或非门电路

逻辑函数表达式与非门逻辑状态（真值）表佳木斯大学电工教研室制第17章数字电路基础79佳木斯大学电工教研室制第17章数字电路基础17.3门电路或非门逻辑状态（真值）表17.3.3TTL门电路TTL（Transistor-Transistor-Logic)门电路是一种集成门电路，它具有高可靠性、微型化和使用方便等优点

1．TTL与非门的电路结构和工作原理

TTL与非门电路结构、符号及双列直插芯片外形图佳木斯大学电工教研室制第17章数字电路基础80佳木斯大学电工教研室制第17章数字电路基础17.3门电路原理：当A、B不全为1时，V1的基极电位约1V,它不足以向V2提供基极电流，V2截止，进而V4也截止，V3因而导通，输出Y的电位约3.6V，即Y=1，接负载后，由于V4截止，有电流从电源经R4流向负载，这样的电流成为拉电流。当A、B全为1时，V1的发射结反相偏置，电源通过R1和V1的集电结向V2提供足够的集电极电流，使V2饱和导通，V4也饱和导通，因此，Y=0，接负载后，由于V3截止，V4的集电极电流由外接负载门灌入，称为灌电流。该电路具有与非逻辑功能，即

2TTL与非门的主要参数

（1）电压传输特性

佳木斯大学电工教研室制第17章数字电路基础81佳木斯大学电工教研室制第17章数字电路基础17.3门电路通常：UOH≈3.4V，UOL≈0.3V,Uoff≈0.8V,Uon≈2V,UT≈1.4V。（2）平均传输延迟时间tPDTTL与非门的电压输出波形比输入波形滞后时间称为平均传输延迟时间，tPD

越小，其工作速度越快，实际为几纳秒，一般计算公式tPD=（tPDL+tPDH）/2。

（3）输入和输出电流

佳木斯大学电工教研室制第17章数字电路基础82佳木斯大学电工教研室制第17章数字电路基础17.3门电路决定高电平和低电平时带负载能力的重要参数，有高电平输入电流IIH、低电平输入电流IIL、高电平输出电流IOH和低电平输出电流IOL。（4）门电路的扇出系数No

一个与非门能带同类门的最大数目，扇出系数越大，带负载能力越强，一般No≥8。

3门电路多余输入端的处理（1）TTL与门及与非门的多余输入端有以下几种处理方法①将其经1～3kΩ的电阻接至电源正端。②接输入高电平VIH。③与其他信号输入端并接使用。佳木斯大学电工教研室制第17章数字电路基础83佳木斯大学电工教研室制第17章数字电路基础17.3门电路（2）TTL或门及或非门的多余输入端应接低电平或与其他输入端并接使用。（3）与或非门一般有多个与门，使用时如果有多余的与门不用，其输入端必须接低电平，否则与或非门的输出将是低电平；如果某个与门有多个输入端不用，其处理方法与与门相同。17.3.4TTL三态输出、集电极开路与非门及应用三态门和OC门的逻辑符号

佳木斯大学电工教研室制第17章数字电路基础84佳木斯大学电工教研室制第17章数字电路基础17.3门电路1．三态门总线结构一根导线轮流传送不同信道或双向控制信号，称为总线结构。

2．OC门直接驱动继电器

总线结构

OC门直接驱动继电器佳木斯大学电工教研室制第17章数字电路基础85佳木斯大学电工教研室制第17章数字电路基础17.3门电路17.3.5MOS门电路1．CMOS反相器的电路结构及工作原理

CMOS反相器的电路结构如图所示，NMOS与PMOS构成互补结构，即两个管总是轮流导通，其静态功耗极低。

CMOS反相器的电路结构CMOS反相器工作状态表

佳木斯大学电工教研室制第17章数字电路基础86佳木斯大学电工教研室制第17章数字电路基础17.3门电路2.CMOS与非门及或非门

CMOS与非门的电路结构CMOS或非门电路结构电路的构成特点：

1）CMOS与非门驱动管串联，负载管并联；2）CMOS或非门驱动管先串联后并联，负载管先并联后串联佳木斯大学电工教研室制第17章数字电路基础87佳木斯大学电工教研室制第17章数字电路基础17.3门电路3．集成逻辑门的性能比较集成逻辑门的主要技术指标比较表佳木斯大学电工教研室制第17章数字电路基础88佳木斯大学电工教研室制第17章数字电路基础17.4触发器17.4触发器能够快速存储一位二进制数字信号的基本单元电路叫做触发器。按其稳定工作状态可分为双稳态触发器、单稳态触发器和无稳态触发器。按其逻辑功能分有RS触发器、JK触发器、D触发器和T触发器等。

17.4.1RS触发器1．基本RS触发器

b）逻辑符号a)电路结构佳木斯大学电工教研室制第17章数字电路基础89佳木斯大学电工教研室制第17章数字电路基础17.4触发器RS触发器逻辑状态表

由或非门组成的RS触发器及逻辑符号a)电路结构b）逻辑符号佳木斯大学电工教研室制第17章数字电路基础90佳木斯大学电工教研室制第17章数字电路基础17.4触发器2同步RS触发器

a)电路结构

b）逻辑符号同步RS触发器逻辑状态表佳木斯大学电工教研室制第17章数字电路基础91佳木斯大学电工教研室制第17章数字电路基础17.4触发器同步RS触发器的CP、S、R、Q对应的波形图

同一时钟脉冲作用期间，输入端的状态可能引起触发器输出发生两次以上翻转的情况，称为触发器空翻。

17.4.2JK触发器主从JK触发器由两个同步RS触发器等组成，分为主触发器和从触发器，由时钟脉冲C控制，先使主触发器触发，而后使从触发器触发，因而称为主从结构触发器。佳木斯大学电工教研室制第17章数字电路基础92佳木斯大学电工教研室制第17章数字电路基础17.4触发器a)电路结构图

b)逻辑符号

JK触发器的逻辑状态表佳木斯大学电工教研室制第17章数字电路基础93佳木斯大学电工教研室制第17章数字电路基础17.4触发器JK触发器的波形图

17.4.3维持阻塞结构D触发器D触发器的电路结构、逻辑符号如图所示，由6个与非门组成，其中G1、G2组成基本触发器，G3、G4组成时钟控制电路，G5、G6组成数据输入电路。

当CP=0时，无论D为何值，触发器状态维持不变；从0上跳1时，Qn+1=D,即D触发器为上升沿触发器。佳木斯大学电工教研室制第17章数字电路基础94佳木斯大学电工教研室制第17章数字电路基础17.4触发器a)D触发器的结构图

D触发器逻辑状态表b）逻辑符号

画出D触发器Q的波形

佳木斯大学电工教研室制第17章数字电路基础95第17章数字电路基础17.4触发器17.4.4触发器逻辑功能转换1将JK触发器转换为D触发器（下降沿触发）2将JK触发器转换为T触发器T触发器的状态表

第17章数字电路基础96佳木斯大学电工教研室制第17章数字电路基础17.4触发器3将D触发器转换为JK触发器(上升沿触发)4将D触发器转换为T`触发器T`触发器的波形图

佳木斯大学电工教研室制第17章数字电路基础97佳木斯大学电工教研室制第17章数字电路基础17.5脉冲单元电路17.5脉冲单元电路17.5.1555定时器1．内部组成及引脚功能组成：其电路如图所示,由三个5k的电阻组成分压器、两个电压比较器、一个由与非门组成的RS触发器、一个与非门、一个非门及一个放电晶体管组成。

佳木斯大学电工教研室制第17章数字电路基础98佳木斯大学电工教研室制第17章数字电路基础17.5脉冲单元电路2．芯片功能555定时器的功能表555定时器是一种多用途集成电路。要求其外部配接少量的元件就可以构成单稳态触发器、多谐振荡器等，在波形的产生与变换、测量、自动控制等领域有着广泛的用途。佳木斯大学电工教研室制第17章数字电路基础99佳木斯大学电工教研室制第17章数字电路基础17.5脉冲单元电路17.5.2单稳态触发器单稳态触发器只有一个稳定状态，其工作特性具有如下三个显著特点：1)它有稳态和暂稳态两个不同的工作状态。

2)在外来信号作用下，电路将从稳态翻转到暂稳态，经过一段时间以后，再自动返回稳态。

3)暂稳态维持时间的长短取决于电路本身的参数。1．微分型单稳态触发器

微分型单稳态触发器由2个或非门和1个微分定时电路组成。工作时分静止期、暂稳态、恢复期三个阶段。电路结构如图：佳木斯大学电工教研室制第17章数字电路基础100佳木斯大学电工教研室制第17章数字电路基础17.5脉冲单元电路微分型单稳态触发器

2．用555定时器组成的单稳态触发器

工作原理：负触发脉冲到来前，低触发