《电子技术基础数字部分》考研康华光版2021考研真题库

《电子技术基础数字部分考研康华光版2021 考研真题库第一部分考研真题精选一、填空题1(10100011.11)2-( )10=研］

)8421BCDO［2009年【答案】163.75；oooionooon.oinoioi查看答案【解析】二进制转换为十进制时，按公式D二Ekx28421BCD码。2数(39.875)10

)，十六进制数( )。［重庆大学2014年研］【答案】looni.in；27.E查看答案22(39.875)io=(100111.111)2。416个状态,不够4位的，若为整数位则前补,若为小数位则后补零，(100111.111) =2(00100111.1110)2=(27.E)i6o3(10000111)8421BCD=()2=2014年研］

)8=( )10=( 16［山东【答案】1010111;127;87;57查看答案【解析】8421BCD8421BCD10进制再进行二进制，八进制和十六进制的转换。(10000111)8421BCD=(87)10=(1010111)2280001010111)2=(127)so同理，2164，(0101011157)i62 o4(2B)16=(2015年研］

)2=( )8=( )10=( )8421BCD。［山东大学【答案】00101011;53;43;010000U查看答案416，164(2B)i6=(00101011)；0~72位二进制数分成一组，得至I00101011)2=(53810112=(43);8421BCD，用二进制编码的十进制代1048421BCD码，(43)“二(01000011)8421BCDO5(20.16)10=(

2-3)。［2016年研］2【答案】10100.001查看答案222-3,故小数点后保留三位即可，得到(20.16)io=(10100.001)2O6(35)10=( )2=( )8=2019年研］

)16=( )8421BCD。［山东大学【答案】100011;43;23;00110101查看答案【解析】先将十进制数转换为二进制数，然后分别根据每三位二进制数对应一位八进制数转换为八进制数和每四位二进制数对应一位十六进制数转换为十六48421码得至I」8421BCD码。1011000128。［2019年研］【答案】B1;261查看答案

林，转换为八进制数( )前补零，若为小数位则后补零。用最小项表示函数F(A,B,C)=Im(0,1,2,6),则它的最大项表达式F二( )(注：不要写简略形)。［北京邮电大学2015年研］【答案】［qm(3,4,5,7)=(A+B'+C')(A'+B+C)(A'+B+C)(A'+B'+C')查看答案【解析】根据最小项之和与最大项之积两种形式的关系，可得到最大项表达式。逻辑函数式

=ABCD+ABCD+ABCD化简成最简与或式为

）。［中国2海2019年研］【答案】Y-ABCD+ABC+ABDf2

+AfCD+BfCD【解析】根据德摩根定律将逻辑函数式进行化简可得最终结果。io以“r和〃〃分别代表高低电平，试给出下图各电路的输出（图i-1-i为TTL门电路）。［2016年研］匕二（ ）；丫2=（）；丫3=（）；丫产（ ）。VJHVJH0—丫2AS10kC图1-1-1【答案】0;0;1;A查看答案【解析】TTL<0.91k逻0,R>2.5kQ1,若输入端悬空则可视作逻辑L所以根据以上分析可得：Yi：该门为或非门。Yi=（1+0）'=022=（1）'=03：Y（A0）*=l3Y”4二（AOI）=A以"1"和"0"（1-1-2均为TTL门电路）。［2015年研］1-1-2TTL门电路【答案】1;A，；A;0查看答案【解析】TTL<辑0,R>2.5k13.5V电压时可视为逻辑L根据以上,Yi=（A0122=（A1）'二A'3的为与门,Y（Al）=A;输出信号Y4的为或非34二（A+l），=0o以"1"和"0"，1-1-3中均为TTL门电路）。［2014年研］Yl=( )；丫2二( )；Y3=( )；Y4=( )。图1-1-3【答案】A，；0;A，；A查看答案【解析】TTLR<0.91k逻0,R>2.5k1,若输入端悬空则可视作逻辑L所以根据以上分析可得：Yi：Yi=(A+0)'=A'Y：该门同样为竭E2=(A+23：Y(A-D^A,34：YAOI)=A413CMOS或^门输入端的处理方法( )。［山东大学2014年研］【答案】通过限流电阻接地查看答案【解析】CMOS竭E门的输入不允许悬空，因为悬空相当于高电平,输出端过限流电阻接地这样输入端为低电平不会影响竭E门的逻辑功能。负逻辑或门是正逻辑（ ）门。［山东大学2014年研］【答案】与查看答案100，低电平表示逻辑L1-1-1负逻辑或门真值表ABY000010100111由上述真值表可看出负逻辑或门是正逻辑与门。（【答案】OC查看答案

）门。［2015年研］【解析】OC，可将多个集电极输出端并联在一起接上拉电阻至高电平，从而实现OC 门的线与功能。【答案】高电平输入电流很小，0.04mA左右，低电平输入电流在-1mA左右；分为饱和区，放大区，截止区。查看答案三态输出的CMOS门电路三态包括高电平、低电平、

）。在一条总线上分时复用多个器件可以用（研］

）达到隔离和选通的目的。［2014年【答案】高阻态；高阻态查看答案1-1-4高电平、低电平和高阻态三个状态；通常在娄总线上接有多个器件，为了防止总线上各设备之间的冲突，那些接在总线上的设备需要将输出信号设置为高阻态，相当于总线断开，避免与总线上的其他设备发生冲突。1-1-4三态与非门电路图门电路的电压传输曲线反映2014年研］

）的关系，噪声容限指（ ）。［重庆大学【答案】输出电压和输入电压；在保证输出高、低电平基本不变的条件下，所允许的最大噪声幅度查看答案【解析】门电路电压传输曲线反映了输出端电压和输入端电压之间的关系；噪声容限是指在保证输出高、低电平基本不变的条件下，允许输入信号的高、低电平有一个波动范围,这个范围称为输入端的噪声容限。扇出系数是指（ ）。四输入TTL与非门输入端均为低电平时，总输入电流为单个输入端的低电平输入电流的（

）倍。［2014年研］查看答案【解析】扇出系数是指能驱动同类门电路的数目；而四输入TTL入端总电流为每个输入端电流之和。20CMOS电路的静态功能耗比TTL电路的静态功耗研］【答案】小查看答案

）。［2010年CMOS是截止的，电流极小，所以静态功耗很小。212016年研］

）门可以用来传输连续变化的模拟信号。［北京邮电大【答案】传输查看答案【解析】CMOS传输门的一个重要用途是作模拟开关。22CMOS与TTL逻辑门的功耗很低。［2017年研【答案】TTL;CMOS查看答案

)逻辑门的带载能力较强)【解析】TTL突出的优点之一是功耗低。23在TTL型逻辑集成门电路，输出高电平电压值应大压值应小( )。［山东大学2017年研］

)，输出低电平电【答案】2.4V;0.4V查看答案【解析】根据噪声容限的定义与计算方法，典型TTL74型参数为VOH(min)=2.4V；VOL(max)=0.4Vo24(研］

)门电路是目前各种数字集成电路中工作速度最快的。［2019年【答案】ECL查看答案【解析】ECL门电路消除了由于饱和导通而产生的电荷存储效应；②由于电路中电阻阻值取得很小，逻辑摆幅(高、低电平之差)又低，从而有效地缩短了电路各节点电位的上升时间和下降时间。1-1-5［2019年研］

)。

)、(图1-1-【答案】A1;1;AB查看答案【解析】Fi为或非门，Fi=(A+0)'=A';F2为与非门,F(ABO)*2=1；F3E门，F3=(A+B+O)'=(A+B)'=A'B'。如图1-1-6所示电路为4选1数据选择器构成的组合电路，写出其输出端的简与或式F=( )。［北京邮电大学2015年研］A— AlY_B—A04选1MUX打c-0-U—1图1-1-6【答案】Q(AiM)+C(AIAo)+1(AiAor)+C(AiAo)］【解析】根据数据选择器的逻辑函数式进行相应输入位的书写即可。001转变为另一种稳定状态；当触发信号消失后，能保持现有状态不变。0和I,或二进制数。和I；②在触发信号操作下，根据不同输入信号可以10状态。触发器的空翻是指2014年研］

），可以消除空翻的触发器包括（ ）。［重庆大学"0"、"1"两逻辑信号中多次翻转的现象；维持阻塞D触发器和边沿JK触发器查看答案【解析】为了避免空翻可以将电平触发的方式改为CLK时钟信号的边沿触发，目前已用于数字集成电路的有维持阻塞D触发器和边沿JK触发器等。一个边沿JK触发器，如果J二K0,在时钟信号到来时触发器的状态（）。［2014年研］【答案】不变查看答案【解析】JK触发器的特征表达式为Qn+J=K=0征方程中可得Qn+1=Qn所以状态不变。对于JK触发器，若J=K,则Q可实现电2016年研］T查看答案

）触发器的逻辑功能。［北京邮【解析】JKT触发器。31n位二进制计数器要由2019年研］【答案】n;2n

）个触发器构成，它的状态数为（ ［山东大【解析】二进制计数器的位数与所用触发器位数相同；状态数为2，集成触发器的直接置1端和直接置。端是用来预置（ ）状态的，若它们是低电平有效，当不用时应将它们放在（ ）。［山东大学2018年研］【答案】触发器指定初始；高电平查看答案1CLK于高电平。2014年研］

），在实际应用中起（ ）作用。［重庆大【答案】相同的输入下，输出相同且次态也相同；化简查看答案【解析】状态等价是指在相同的输入变量条件下，次态相同且输出也相同，等价的状态主要用于化筒状态转换表，也就是减少电路的状态数量，可以优化构成相应电路的硬件结构。一个模值为6的计数，状态转移图如图1-1-7所示，若初始状态为000经过100个CP脉冲后,其状态为（ ）。［北京邮电大学2015年研］【答案】110查看答案【解析】每经过一个CP脉冲16-4，所以经过了100CP脉冲后,计数器循环了16个完整计数周期，然后又进行了4110。354个触发器构成M序列发生器反馈函数Do=Q QO若初始状态为QQQIQO3 32=1010,则整个M序列为（ ）。［北京邮电大学2015年研］【答案】1111101011001000查看答案序列，从而得到Q3的周期性输出的序列。36某M序列发生器由4位D触发器构，反馈函数为Q QO若该发生器的初始3状态Q3Q2Q1Q0=11112016个状态时Q3的输出为（）。［北京邮电大2016年研］1查看答案416162016个状态时刚好完成了126个循环，所以又回到了初始状态，故Q3=1。371024x4EPROM可视为存储一个科2008年研］【答案】10;4查看答案

）输入（ ）输出的真值表。［电子【解析】21024,10位地址码，4位。38RAM电路通常由2015年研］

）、（ ）、（ ）三部分组成。［山东大学【答案】存储矩阵；地址译码器；读/写控制电路查看答案1-1-8为RAMRAM写控制电路组成。39RAM中的地址译码器一般都分成［山2014年研］【答案】行；列查看答案

）地址译码器和（ ）地址译码器。【解析】地址译码器一般都分成行地址译码器和列地址译码器两部分。行地址译码器将输入地址代码的若干位译成某一条字线的输出高、低电平信号，从存储矩阵中选中一行存储单元；列地址译码器将输入地址代码的其余几位译成某一根1位（或几位输出端接通，以便对这些单元进行读、写操作。若用32Kx8位的CMOS静态RAM芯片组成256Kxl6位的存储器系统，共要（ ）片芯片。［北京邮电大学2015年研］【答案】16查看答案【解析】根据存储器的位扩展和字扩展方式可知，（256x16）/（32x8）二16。1-1-9是某存储器ROM，请填空：该ROM的容量为（ ）。D的输出函数式最小项之和的形式（ ），最简与或式（ ）。3（3）要求Do输出函数Do=A+B+CD,请在点阵图上画出连接结点。［2015年研］43小地址译码器小%

OF-rrKI一ywx专汜图1-1-9【答案】16x4;D

=A

,AI，A

+A,A,AA

+A

,A,A

+A

,A,3 3 2

0 3 2 1

32 1

32 1。Ao+A3A2'AIAO'+A3A2'AIAO;D3=A3A2'+ASAA。4位，4位。所以容量是16x4;D3；Do，可得到所有节点。寻址2Kx8位容量的RAM，需要（ ）根地址线和（ ）根数据线，用6116（2Kx8）4Kxl6容量的RAM,需要

）6116芯片。