数字电子技术3

概述第4章集成触发器

触发器的基本形式

无空翻触发器

触发器的应用本章小结主要要求：了解触发器的基本特性和作用。了解触发器的类型和逻辑功能的描述方法。4.1

概述一、触发器的基本特性和作用

Flip-Flop，简写为FF，又称双稳态触发器。基本特性(1)有两个稳定状态(简称稳态)，正好用来表示逻辑

0

和

1。(2)在输入信号作用下，触发器的两个稳定状态可相互转换

(称为状态的翻转)。输入信号消失后，新状态可长期保持下来，因此具有记忆功能，可存储二进制信息。一个触发器可存储1位二进制数码触发器的作用触发器有记忆功能，由它构成的电路在某时刻的输出不仅取决于该时刻的输入，还与电路原来状态有关。而门电路无记忆功能，由它构成的电路在某时刻的输出完全取决于该时刻的输入，与电路原来状态无关；触发器和门电路是构成数字电路的基本单元。二、触发器的类型

根据逻辑功能不同分为

RS

触发器

D

触发器

JK

触发器

T

触发器

T触发器根据触发方式不同分为电平触发器边沿触发器主从触发器根据电路结构不同分为基本

RS

触发器同步触发器主从触发器边沿触发器三、触发器逻辑功能的描述方法主要有特性表、特性方程、驱动表

(又称激励表)、状态转换图和波形图

(又称时序图)等。四、一些约定1态：Qn=1，Qn=00态：不定状态：Qn=1，Qn=1Qn=0，Qn=0现态：触发器在接受信号之前所处的状态。记为Qn。次态：触发器在接收信号之后建立的新的稳定状态，记为Qn+1。Qn=0，Qn=1主要要求：掌握与非门结构基本RS触发器的电路、逻辑功能和工作特点。

了解同步触发器的结构、工作特点和存在问题。4.2触发器的基本形式

掌握触发器的0态、1态、置0、置1、触发方式、现态、次态和空翻等概念。了解触发器逻辑功能的描述方法。掌握RS触发器、D触发器、JK触发器的逻辑功能及其特性方程。

一、基本

RS触发器

BasicFlip-Flop返回(一)由与非门组成的基本

RS触发器当Sd=0时，当Sd=1时，Qn=0，Qn=1即当Sd由0变为1时，或者由1变为0时，状态不能保持。Qn=1，Qn=0接上反馈后，Qn=1，Qn=0当Sd=0时，当Sd由0变成1时，Qn=1，Qn=0即当Sd由0变为1时，或者由1变为0时，状态能保持住。1.电路结构及逻辑符号QQSDRDG1G2QQSDRDSRSDRDQQQ=1，Q=0时，称为触发器的1状态，记为Q=1；Q=0，Q=1时，称为触发器的0状态，记为Q=0。RDSD置0端，也称复位端。

R即Reset置1端，也称置位端。

S即Set信号输入端互补输出端，正常工作时，它们的输出

状态相反。低电平有效工作原理QQSDRDG1G211011000SDRD功能说明输入QQ输出2.工作原理及逻辑功能011110触发器被置0触发器置0102.工作作原原理理及及逻逻辑辑功功能能QQSDRDG1G211011000SDRD功能说明输入QQ输出100111触发发器器被被置置1触发器置010触发器置1012.工作作原原理理及及逻逻辑辑功功能能QQSDRDG1G211011000SDRD功能说明输入QQ输出11触发器置010触发器置101触发器保持原状态不变不变&&G1门输出G2门输出2.工作作原原理理及及逻逻辑辑功功能能QQSDRDG1G2输出状态不定(禁用)不定11011000SDRD功能说明输入QQ输出触发器置010触发器置101触发器保持原状态不变不变0011输出既非0状态，也非1状态。当RD和

SD同时由0变1时，输出状态可能为0，也可能为1，即输出状态不定。因此，这种情况禁用。特性性表表3.逻辑辑功功能能的的特性性表表描述述次态现态指触发器在输入信号变化前的状态，用Qn

表示。指触发器在输入信号变化后的状态，用Qn+1表示。触发器次态与输入信号和电路原有状态之间关系的真值表。00001×触发器状态不定0×1010100触发器置000101101触发器置1111110011触发器保持原状态不变说明Qn+1QnSDRD基本RS触发器特性表的简化表示Qn11101010不定00Qn+1SDRD与非非门门组组成成的的基基本本RS触发发器器特特性性表表置0端RD和置1端SD低电平有效。禁用RD=SD=0。称约束条件注意意特性性方方程程：：状态态转转换换图图Qn+1=Sd+RdQnSd·Rd=0波形形分分析析举举例例解：：[例]设下图中触发器初始状态为0，试对应输入波形画出

Q和

Q的波形。QQSDRDSRSDRD保持初态态为为0，，故故保保持持为为0。。置

0保持QQ置

1(二二)基基本本RS触发发器器的的两两种种形形式式特性表Qn11101010不定00Qn+1SDRD不定11001110Qn00Qn+1SDRDQQSDRDSRQQSDRDSR逻辑符号置0、置1信号低电平有效置0、置1信号高电平有效注意弄清输入信号是低电平有效还是高电平有效。(三)基本

RS触发器的优缺点优点缺点电路简单，是构成各种触发器的基础。1.输出受输入信号直接控制，不能定时控制。2.有约束条件。二、、同同步步触触发发器器SynchronousFlip-Flop实际际工工作作中中，，触触发发器器的的工工作作状状态态不不仅仅要要由由触触发发输输入入信号号决决定定，，而而且且要要求求按按照照一一定定的的节节拍拍工工作作。。为为此此，，需需要要增加加一一个个时钟钟控控制制端端CP。CP即ClockPulse，，它它是是一一串串周周期期和和脉脉宽宽一一定定的的矩矩形形脉脉冲冲。。具有有时时钟钟脉脉冲冲控控制制的的触触发发器器称称为为时钟钟触触发发器器，又称称钟钟控控触触发发器器。。同步步触触发发器器是是其其中中最最简简单单的的一一种种，，而而基本本RS触发发器器称称异异步步触触发发器器。(一一)同同步步RS触发发器器QQG1G2SRG3G4CPQ3Q4(一一)同同步步RS触发发器器工作作原原理理★CP=0时时，，G3、G4被封封锁锁，，输输入入信信号号R、S不起起作作用用。。基基本本RS触发发器的的输输入入均均为为1，，触触发发器器状态态保保持持不不变变。。★CP=1时时，，G3、G4解除除封封锁锁，，将将输输入入信信号号R和S取非非后后送送至至基基本本RS触发发器器的的输输入入端端。。0111SR1.电路路结结构构与与工工作作原原理理基本

RS

触发器增加了由时钟

CP

控制的门

G3、G4QQ1SC11R

QQG1G2SRG3G4CPQ3Q4不定11001110Qn00Qn+1SRRS功能能R、S信号号高高电电平平有有效效SSDRRDRDSD2.逻辑辑功功能能与与逻逻辑辑符符号号异步置0端RD和异步置1端SD不受CP控制。实际应用中，常需要利用异步端预置触发器值(置0或置1)，预置完毕后应使RD=SD=1。3.同步步RS触发发器器的的特特性性表表与与特特性性方方程程0000101010101011010110001111×0×1Qn+1QnSR特性表同步RS触发器Qn+1的卡诺图RSQn0100011110×

×

1

1

1

特性方程RS=0(约束条件)RS触发发器器功功能能也也可可用用特特性性表表与与特特性性方方程程来来描描述述。。特性性方方程程指触触发发器器次次态态与与输输入入信信号号和和电电路路原原有有状状态态之之间间的的逻逻辑辑关关系系式式。。RDCPRQQ1SSC1CPR1RRSVCCRDS解：：[例例]试试对对应应输输入入波波形形画画出出下下图图中中Q端波形形。。原态态未未知知QVCCRDRD(二二)同同步步D触发发器器(二二)同同步步D触发发器器1.电路路结结构构、、逻逻辑辑符符号号和和逻逻辑辑功功能能DQQ1S1RC1CPQQ1DDC1CPCPDQn+1说明10101置0置10Qn不变同步步D触发发器器功功能能表表称为为D功能能特点点：：Qn+1跟随随D信号号解：：[例例]试试对对应应输输入入波波形形画画出出下下图图中中Q端波形(设触发发器初始状态为0)。QQ1DDC1CPDCPQCP

=

0，同步触发器状态不变触发器初始状态为0CP

=

1，同步

D

触发器次态跟随

D

信号同步触发器在在CP=1期间间能发生多次次翻转，这种种现象称为空翻翻2.D触发器的特性表、特性性方程、驱动表和状态转换图由触发器现态态和次态的取取值来确定输输入信号取值值的关系表，，又称激励表表。用圆圈及其内内的标注表示示电路的所有有稳态，用箭箭头表示状态态转换的方向向，箭头旁的的标注表示状状态转换的条条件。它们是触发器器逻辑功能的的不同描述方方法，也是时时序逻辑电路路逻辑功能的的描述方法。。00011011DQn

Qn+1特性方程Qn+1=D001101010011Qn+1QnDD触发器特性表

00001111D触发器驱动表表000110110011无约束Qn+1在D=0时就就为0，与与Qn无关。0001101101D=1D=0D

=

0D=1Qn+1在D=1时就就为1，与与Qn无关。2.D触发器的特性表、特性性方程、驱动表和状态转换图同步D触发器状态转换图(三)同步JK触发器(三)同步JK触发器QQ1S1RC1CP功能表JK电路结构QQ1JJC1CP1KK逻辑符号1说明Qn+1KJCP称为JK功能，即JK=00时时保持；JK=11时时翻转；JK时Qn+1值与J相同。不变Qn00置0010翻转11置1101不变Qn××0Qn00011011JKQn

Qn+1特性表特性方程驱动表0×无约束条件状态转换图01J=0K=×10011111110100110001110000K010100Qn+1QnJ1××1×00

00

1110110111000J=1K=×J=×K=0J=×K=1解：[例]设触触发器初始状状态为0，试对应输入波波形画出Q端波形。触发器初始状状态为0JCPQQ1JJC1CPK1KKQCP=0时，同步触发器状态不变。CP=1时，触发器根据J、K信号取值按照JK功能工作。(四)同步触触发器的特点点同步触发器的的触发方式为电平触发式同步触发器的的共同缺点是是存在空翻触发脉冲作用期间，输入信号发生多次变化时，触发器输出状态也相应发生多次变化的现象称为空翻。空翻可导致电路工作失控。指时钟脉冲信号控制

触发器工作的方式

CP=1期间翻转的称正电平触发式；CP=0期间翻转的称负电平触发式。主要要求：了解无空翻触触发器的类型型，掌握其工工作特点。能根据触发器符号识识别其逻辑功能和和触发方式，，并进行波形分分析。4.3无无空翻触触发器Master-SlaveFlip-FlopEdge-TriggeredFlip-Flop一、无空翻触触发器的类型型和工作特点点工作特点：CP=1期间间，主触发器接收输入信号号；CP=0期间间，主触发器器保持CP下降沿之前状状态不变，而而从触发器接接受主触发器器状态。因此此，主从触发器的的状态只能在在CP下降沿时刻翻翻转。这种触发方式式称为主从触发式。工作特点：只只能在CP上升沿(或下降沿)时刻接收输入入信号，因此，电路状态只能能在CP上升沿(或下降沿)时刻翻转。这种触发方式式称为边沿触发式。。无空翻触发器主从触发器边沿触发器主从触发器和和边沿触发器器有何异同？？只能在CP边沿时刻翻转转，因此都克服了空翻，可靠性和抗抗干扰能力强强，应用范围围广。相同处电路结构和工工作原理不同同，因此电路路功能不同。为保证证电路正常工工作，要求主从JK触发器的J和K信号在CP=1期间保持不变变；而边沿触发器没没有这种限制制，其功能较完完善，因此应用更广广。相异处单击此处将跳过刚才才讲过的主从RS触发器内容容Q从Q从FF2SRFF1CPQ主Q主CP1S1RC11S1RC1给主从触发发器提供反反相的时钟钟信号，使使它们在不不同的时段段交替工作作。主从RS触发器电路路、符号和和工作原理理QQ1SSC1CP1RR表示时钟触触发沿为下下降沿从触发器主触发器Q=Q从

综上所述，主从触发器状态只能在

CP时刻发生翻转，其它时刻则保持不变.至于状态如何翻转，则由CP

之前最后的输入信号

值决定。

Q从Q从FF2SRFF1CPQ主Q主CP1S1RC11S1RC1主从RS触发器工作作原理★CP=1期期间，主触发器接接受输入信信号，从触触发器被封封锁，使主从RS触发器状态态保持不变变。★CP到达时，CP

=

0，CP

=

1。主触发器被封锁，并保持

CP到达之前的状态不变。这时从触发器工作，S从=

Q主，R从=

Q主，因此Q主=

0时，Q从置

0；Q主=

1时，Q从置

1，即Q从=

Q主，从触发器翻转到与主触发器相同的状态。1工作封锁0BACK工作封锁10★CP=0期间，主触发器被封锁，保持CP到达之前的状态不变，Q从=

Q主，因此，主从RS触发器状态保持不变。Q=Q从无空翻触发发器的学习习重点是根根据逻辑符符号识别其其功能，理理解其应用用。下面介介绍常用无无空翻触发发器的符号号及其应用用注意事项项。二、常用无无空翻触发发器及其符符号主从

RS

触发器主从

JK

触发器主从触发器器QQ1JJC1CP1KK边沿触发器器TTL

维持阻塞

D

触发器(通常上升沿触发)TTL

边沿

JK触发器(通常下降沿触发)CMOS

边沿

D

触发器和边沿

JK

触发器(通常上升沿触发)QQ1SSC1CP1RR图4.2.17维持阻塞结结构的D触发器返回一、边沿触触发器（一）维持阻塞结结构的D触发器利用反馈脉脉冲的维持持阻塞作用用来防止空空翻。1电路组成成2工作原理理结论：当D=1时，，输出状态态变化只发发生在CP由0变成成1这一时时刻，Qn+1=1；D=0时时D=1时结论：当D=0时，，输出状态态变化只发发生在CP由0变成成1这一时时刻，Qn+1=0；图4.2.18具具有有异步置位位、复位端端和多输入入端端的的维持阻塞D触发器返回如图所示D触发器的的状态方程程：QQC1CPD具有异步端的边沿

D

触发器

1DSSDRRDRRDSSDQn+1=D（二）利用用传输延迟迟时间的边边沿触发器器图4.2.19利利用用传输延迟迟时间的边边沿触发器器QQ1JJCP1KKRSC1RDSDQQ1JJCP1KKRSC1RDSD异步端低电平有效异步端高电平有效RRDRRDSSDSSDQn+1=JQn+KQnQn+1=JQn+KQn如图所示JK触发器器的状态方方程：QQC1CP1DDCP触发的边沿D触发器C1QQC1CPD具有异步端的边沿

D

触发器

1DSSDRRDRRDSSD执行

Qn+1

=

D11↑11在CP

时刻00↑11Qn×111保持不变Qn×011禁用不定态××00异步置11××01异步置00××10说明Qn+1DCPSDRD异步端低电平有效的

上升沿触发式D触发器功能表QQ1JJCP1KKC1CP触发的边沿JK触发器C1QQ1JJCP1KKC1CP触发的边沿JK触发器C1具有异步端端的边沿JK触发器QQ1JJCP1KKRSC1RDSDQQ1JJCP1KKRSC1RDSD异步端低电平有效异步端高电平有效RRDRRDSSDSSDQn11↓00101↓00010↓00在CP↓时刻执行JK功能Qn00↓00Qn××100保持不变Qn××000禁用不定×××11置11×××10置00×××01说明Qn+1KJCPSDRD异步端高电平有效的下降沿触发式JK触发器功能表T触发器的的状态方程程Qn+1=

JQn+

KQn=Qn构成：JK触发器的的J、K接接在一起。。注意(1)弄清时钟触发沿沿是上升沿还还是下降沿沿？(2)弄清有无异异步输入端端？异步置0端和异异步置1端是低电平有有效还是高高电平有效效？(4)边沿触发器器的逻辑功功能和特性性方程与同同步触发器器的相同，，但由于触触发方式不不一样，因因此，它们们的逻辑功功能和特性性方程成立立的时间不不同。边沿触发器器的逻辑功功能和特性性方程只在在时钟的上上升沿(或下降沿沿)成立。(3)异步端不受受时钟CP控制，将直接实实现置0或置1。触发发器工作时时，应保证证异步端接接非有效电电平。Q1Q1CPDC11D(a)(b)SC1R1DCPQ2Q2三、边沿触触发器工作作波形分析析举例解：[例]设触触发器初态态为0，试对应输输入波形画画出Q1、Q2的波形。DCPQ1Q2D触发器特性性方程为Qn+1=D功能是翻转转因此C110触发器初态态为0C1该电路的功功能是：在时钟触发发沿到达时时状态发生生翻转，这这种功能称称为计数功功能，相应触发器器称为计数数触发器。。JCPKT解：[例]设触触发器初态态为1，试对应输输入波形画画出Q1、Q2的波形。触发器初态态为1Q1Q1CPJC11J(a)(b)SC1R1KCPQ2Q2K1K1JTVCCC111001001SVCCRC1CP1JT1K1010CP之前

J、K最后取值为

1CP之前

J、K最后取值为

0触发器初态态为1Q1Q2T=0时，Qn+1=Qn

；T=1时，Qn+1=Qn

。这种功能称T功能，相应触发器称T触发器。主要要求：：掌握常用触发器器的工作特特点、符号号、逻辑功功能和特性方程程，会画工工作波形。。了解触发器器各种逻辑辑功能间的的转换方法法。4.4触发器的应应用理解触发器器及其简单单应用电路路的分析方方法。一、触发器器的五种逻逻辑功能及及其转换(一)触发发器五种逻逻辑功能的的比较无约束，但功能少无约束，且功能强令J=K=T即可令J=K=1即可D功能10Qn+110DQn+1=

DT功能QnQnQn+110TRS功能不定01

QnQn+111011000SRQn+1

=

S

+

RQnRS

=

0(约束条件)JK功能Qn10

QnQn+111011000KJQn+1=

JQn+

KQnT′功能(计数功能)只有CP输入端，无数据输入端。来一个CP翻转一次Qn+1=Qn(二)不同同逻辑功能能间的相互互转换1.JK

D2.JK

T、T′因此，令J=K=D已有Qn+1=JQn+KQn欲得Qn+1=DQQCPDC11J1KQQC11J1KQQCP1C11J1KTCP转换方法(1)写出待求触发器和给定触发器的特性方程。(3)画出用给定触发器实现待求触发器的电路。(2)比较上述特性方程，得出给定触发器中输入信号的接法。3.D

JK已有Qn+1=D欲得Qn+1=JQn+KQn因此，令4.D

T5.D

T′已有Qn+1=D欲得Qn+1=已有Qn+1=D欲得Qn+1=Qn因此，令D=Qn因此，令D=QQCPC11DQQCPC11DTQQCPJC11DK二、触发器器的应用与与分析举例例★触发器由门门电路构成成，因此，，门电路的应应用注意事项在在这里多适适用。例如，TTL触发发器的输入端悬空相相当于输入入高电平，，而CMOS触触发器的输入端不不允许悬空空。应用注意★实际工作中中，应根据据需要选定定触发器的的功能和触发方式式。例如：：同步触发发器通常只只用于数据据锁存，构成成计数器、、移位寄存存器时一般般要用边沿沿触发器。Q2Q11D1DFF1FF2石英方波振荡器4MHzC1C1CP[例]下下图为分频频器电路，，设触发器器初态为0，试画出Q1、Q2的波形并求求其频率。。CP解：C1CPfQ1=fCP/2=2MHz，fQ2=fCP/4=1MHzCPQ10Q20Q1C1对CP二分频对CP四分频两个

D

触发器均构成

CP触发的计数触发器1010RDSDQ1JSDC1CP1KRSRDCP解：[例]试试对应输入入波形画出出下图电路路的输出波波形。C1CPSDSRRDQ1Qn+1=JQn

+KQn

=Qn

·Qn+Qn

·Qn

=Qn当异步端无信号时，触发器将在CP时翻转。RD和SD为非有效电平作业1自我检检测题(二)(七七)2思考题和和习题4.14.24.34.44.84.104.114.124.13(双)4.14(双双)4.204.21触发器和门门电路是构构成数字系系统的基本本逻辑单元元。前者具有记记忆功能，，用于构成成时序逻辑辑电路；后者没有记记忆功能，，用于构成成组合逻辑辑电路。本章小结触发器有两两个基本特特性：①有有两个稳定定状态；②在外信号号作用下，，两个稳定定状态可相相互转换，，没有外信号号作用时，，保持原状状态不变。。因此，触发器具有有记忆功能能，常用来来保存二进进制信息。。一个触发器器可存储1位二二进制码，，存储n位二进制码码则需用n个触发器。。触发器的逻逻辑功能是是指触发器器的次态与与现态及输输入信号之之间的逻辑辑关系。其其描述方法法主要有特特性表、特特性方程、、驱动表、、状态转换换图和波形形图(又称时序序图)等。★触发器根