工学DSP器件及应用课件

华中科技大学武昌分校

DSP器件及应用

黄向宇

huangmao72@126.com12/17/20221华中科技大学武昌分校12/16/20221第七章TMS320C54x基本系统的设计12/17/20222第七章TMS320C54x基本系统的设计12/16/202LowestCostControlSystemsStorageMotorControl

Highest

EfficiencyBestMIPSper:

Watt/Dollar/SizeWirelessClientsModems/TelephonyVoIPHighestPerformanceMultiChannel,

MultiFunctionCommInfrastructurexDSLImaging,VideoC6000

(C62x,C67x,C64x)C3xC4xC8x’C2000

(C20x,C24x,C28x)C1xC2xC5000

(C54x,C55x)C5x12/17/20223LowestCost Highest

Efficienc四边扁平封装(TQFP)

球格阵列（BGA）封装SOICLQFP28PLCC12/17/20224四边扁平封装(TQFP)球格阵列（BGA）封装SOICLQ7.1硬件系统组成基本系统的设计复位和时钟电路存储器接口前向通道，A/D，V/f后向通道，D/A，f/V，PWM人机接口，键盘，显示器多机通讯和总线扩展一件“系统集成”的工作，我们可以使用现有开发成功的硬件平台及算法去实现我们特殊的应用12/17/202257.1硬件系统组成基本系统的设计一件“系统集成”的工作，我12/17/2022612/16/20226TMS320C54xD(15-0)A(15-0)PS\DS\IS\R/W\MSTRB\IOSTRB\READYIAQ\MSC\RS\X1X2\CLKINCLKOUTCLKMD(1-3)MP/MC\CNTHOLD\HOLDA\NM1\INT(0-3)\IACK\XFBIO\TOUT\CLKX0\DX0FSX0\CLKR0DR0FSR0\CLKX1\DX1FSX1\CLKR1DR1FSR1\数据/地址总线和控制信号系统控制时钟复位信号外部DMA接口外部中断接口外部标志定时器输出串口0串口112/17/20227TMS320C54xD(15-0)RS\HOLD\TOUT\主要扩展接口信号RS\:复位，保持3个时钟周期MSTRB\:外部数据存储器选通信号PS\:外部程序存储器片选信号DS\:外部数据存储器片选信号IS\:I/O设备选择信号IOSTRB\:I/O设备选通信号R/W\:读/写信号HOLD\:请求控制存储器接口信号HOLDA\:响应控制存储器接口信号MSC\:微状态完成信号IAQ\:中断请求信号IACK\:中断响应信号MP/MC\:DSP工作方式选择信号READY:数据准备好信号12/17/20228主要扩展接口信号RS\:复位，保持3个时钟周期12/16/外部中断引脚NMI:不可屏蔽中断INT0:可屏蔽外部中断通讯端口引脚串口主机通讯并行接口HPI通用I/O端口引脚XF:输出BIO\:输入12/17/20229外部中断引脚12/16/202297.2外部存储器和I/O扩展12/17/2022107.2外部存储器和I/O扩展12/16/202210外扩的作用尽管许多DSP片内存储器很大，但片外存储器仍是不可缺少的。片外存储器的作用包括:(1)用EPROM/FIash等非易失存储器为DSP固化程序。(2)用片外RAM存储大量数据。用FIFO(先进先出)、双端日存储器等与其他设备握手并传输数据。12/17/202211外扩的作用尽管许多DSP片内存储器很大，但片外存储器仍是不C54xDSP的外部接口包括数据总线、地址总线和一组用于访问片外存储器与I/O端口的控制信号线，C54xDSP外部程序、数据存储器以及I/O扩展地址和数据总线的复用，完全依靠片选和读写选通配合时序控制完成外部程序存储器、数据存储器和扩展I/O的操作。12/17/202212C54xDSP的外部接口包括数据总线、地址总线和一组用于外部扩展时需注意的问题外部存储器分为串口存储器和并口存储器两种。在DSP系统中，由于要求高速交换数据，从接口方式考虑，一般都采用并口扩展存储器。在选择外部存储器时，应首先考虑下面几个问题:（1）电压（2）速度（3）容量12/17/202213外部扩展时需注意的问题外部存储器分为串口存储器和并口存储器存储器与DSP的接口ROM掩膜只读存储器（PROM）一次性编程的OTPROM紫外线可擦除EPROM电可擦除EEPROM可快速擦写闪存flashmemory,256M,100万次擦写，60ns以下的访问速度，工作电压逐渐下降12/17/202214存储器与DSP的接口ROM12/16/202214RAM静态RAM（SRAM）AsyncSRAM,(AsynchromousStaticRAM),异步静态随机存储器Sbsram,(synchronousburstsram),同步突发静态随机存储器PBSRAM,(PipelinedBurstSRAM)，管道突发随机存储器动态RAM（DRAM）EDORAM，(extendeddataout),扩展数据输出存储器CDRAM,(CachedDRAM)，高速缓存随机存储器SDRAM,(SynchronousDRAM),同步动态随机存储器DDRSDRAM,(DoubleDataRateSDRAM),同步动态随机储存器ⅡRAMBUSRAM,rdram12/17/202215RAM12/16/202215C54x：MemoryMapMicroprocessor系统复位后，从位于片外的程序存储区(EPROM)开始执行Microcomputer系统复位后，从位于片内的程序存储区(ROM)开始执行12/17/202216C54x：MemoryMapMicroprocessor112/17/20221712/16/202217程序存储器扩展程序存储器、数据存储器、I/O扩展使用相同的地址和数据线程序存储器的三种工作方式读，片选为低电平（有效）维持，片选为高电平（不选）编程扩展时的考虑容量大，减少芯片组合的数量根据CPU工作频率，选择读取速度相当的器件编程方式选择相应的逻辑控制芯片（各存储空间的相互兼容）12/17/202218程序存储器扩展程序存储器、数据存储器、I/O扩展使用相同的地ROM与DSP的接口一般存储器的数据线为8位，需要采用两片存储器才能构成16位数据和程序的存取相当一部分ROM需要5V供电快速PROM/EPROM接口TMS320的地址线和数据线与存储器的地址线和数据线相连，辅以必要的译码电路慢速EPROM等待状态EEPROM工作方式的选择：读操作，写操作，输出禁止，写禁止FlashMemory工作方式的选择：读，编程，SV擦除，写禁止，编程禁止CE\OE\WE\12/17/202219ROM与DSP的接口一般存储器的数据线为8位，需要采用两片存TMS320与EPROM接口逻辑图A0-A15TMS320MSC\READY\D0-D7逻辑控制CE\ROMR\WPS\MSTRB\12/17/202220TMS320与EPROM接口逻辑图A0-A15TMS320M供电电压不同时

TMS320与ROM接口逻辑图A0-A15TMS320MSC\READY\D0-D7逻辑控制CE\ROMR\WPS\MSTRB\3.3V5VD0D7D0D712/17/202221供电电压不同时

TMS320与ROM接口逻辑图A0-A15TFlashROMA0-A15TMS320IO0-IO15CE\AT29LV1024R\WPS\GNDA0-A15D0-D15WE\OE\WE\编程选择控制端，离线程序固化CE\片选，连接程序片选信号OE\输出使能（DSP上MSTRB存储器控制选通信号可用于扩展多个程序存储器）12/17/202222FlashROMA0-A15TMS320IO0-IO15CE数据存储器扩展程序存储器、数据存储器、I/O扩展使用相同的地址和数据线静态存储器SRAM和动态存储器DRAM扩展时的考虑容量速度DMA接口问题12/17/202223数据存储器扩展程序存储器、数据存储器、I/O扩展使用相同的地RAM与DSP的接口可用作数据存储器，也可用到程序存储器TMS320提供了PS\和DS\选择不同的地址空间PS\DS\A15地址空间：8000h-FFFFh正确地划分程序和数据空间片选信号12/17/202224RAM与DSP的接口可用作数据存储器，也可用到程序存储器PSTMS320与RAM接口逻辑图A0-A15TMS320MSC\READY\D0-D7逻辑控制CE\RAMR\WDS\D0-D7CE\RAMD0-D7D8-D15MSTRB\如果内部RAM设置为有效，则相同地址的RAM自动无效12/17/202225TMS320与RAM接口逻辑图A0-A15TMS320MSCRAMA0-A15TMS320IO0-IO15CE\ICSI64LV16R\WDS\GNDA0-A15D0-D15WE\OE\WE\写控制端CE\片选，连接数据选通信号OE\读允许（DSP上MSTRB存储器控制选通信号可用于扩展多个数据存储器）12/17/202226RAMA0-A15TMS320IO0-IO15CE\ICSI程序和数据存储器共同安排在RAM程序区和数据区分开（128k＊16）PS\接外部RAM的A16程序区：00000h-0FFFFh数据区：10000h-1FFFFhDSP：程序区和数据区相同（内部RAM有效，扩展的外部RAM自动无效）A0-A15TMS320D0-D16CS\RAMR\WPS\MSTRB\A16A0-15WE\12/17/202227程序和数据存储器共同安排在RAM程序区和数据区分开（128k程序和数据存储器共同安排在RAM混合程序区和数据区（128k＊16）C549有额外的7根地址线，以访问8M程序空间数据区的寻址范围只能是64kA0-A15TMS320D0-D16CS\RAMR\WA16MSTRB\A16A0-15WE\12/17/202228程序和数据存储器共同安排在RAM混合程序区和数据区（128kTMS320与I/O接口与外部存储器的接口方式相同，地址总线、数据总线、片选信号控制信号IOSTRB\替代MSTRB\通用I/O引脚：BIO\和XFBIO\输入引脚，监视外围设备的状态XF输出引脚，向外部器件发信号BSP引脚（CLKX、FSX、DX、CLKR、FSR、DR）作为I/O串口相应控制寄存器处于复位状态串口的通用I/O功能被使能引脚输入还是输出可设置（DX只能输出、DR、CLKS只能输入）HPI的8条数据线引脚作为I/O复位状态下I/O控制寄存器（GPIOCR）和状态寄存器（GPIOSR）12/17/202229TMS320与I/O接口与外部存储器的接口方式相同，地址总线液晶模块TMS320D0-D7RDTCM-A0902RS\RW\D0-D7RESET\A0WR\IOSTRB\A14A15CS\CS\片选RD读WR\写A0寄存器选择扩展的I/O地址：数据：BFFFH命令：3FFFHA0为数据、命令寄存器选择引脚液晶命令和液晶数据需要调用PORTW写12/17/202230液晶模块TMS320D0-D7RDTCM-A0902RS\R键盘的连接与驱动C54xD0-D7GNDHC573D0-D7OC\IS\A12A13IOSTRB\Q1Q2Q3Q4Q5HC573D1D2D3VddCQ0-Q7OC\CVdd锁存缓冲器读键盘端口地址：EFFFh写键盘端口地址：DFFFh软件编程：（1）行扫描进行按键查询；（2）延迟>10ms进行防抖处理12/17/202231键盘的连接与驱动C54xD0-D7GNDHC573D0-D77.3A/D和D/A接口设计12/17/2022327.3A/D和D/A接口设计12/16/202232一前向通道的设计将实际系统中的物理信号转化为数字信号的通道包括传感器、信号调理电路、A/D信号采集三个部分精度的匹配传感器抗混叠滤波信号调理采样保持A/D或V/fDSP12/17/202233一前向通道的设计将实际系统中的物理信号转化为数字信号的通道A/D转换器直接A/D转换器并联比较型反馈比较型间接A/D转换V/T型V/f型同一代的TMS320系列产品的CPU结构是相同的，但其片内存储器及外设电路的配置是不同的。一些派生器件，就是片内存储器和外设电路的不同组合，以满足世界电子市场的各种需要。12/17/202234A/D转换器直接A/D转换器同一代的TMS320系列产品的C模数转换模块(ADC)-TMS320C240模数转换器的主要特征：包含有双路的十位模数转换单元，每个ADC单元有8个模拟输入，两路ADC输入通道的输入信号同时采样并转换；数字结果＝1023×输入电压/参考电压；每个ADC单元的完全转换时间最长为6.6微秒；ADC模块的参考电压必须由外部供给；可执行单个的采样/保持和转换操作；两个转换单元各有一个双缓冲的高速输入输出的结果寄存器和控制寄存器，可在不影响当前转换进程的前提下，向ADC控制寄存器中的某些位写入；可由软件指令，装置管脚的外部信号跳变，或由EV事件，如普通定时器、比较输出或捕获单元4等来启动AD转换如果中断未被屏蔽，在每次转换结束时设置中断标志有效并产生中断。12/17/202235模数转换模块(ADC)-TMS320C240模数转换器的主要A/D转换器选择的考虑速度与要处理信号的最高频率相关精度与要处理信息的最小误差和最高分辨率相关接口类型取决于DSP的接口类型和要求的接口速度自带采样保持与否电源的种类12/17/202236A/D转换器选择的考虑速度12/16/202236DSP与A/D转换器的接口并行接口方式通过译码电路将A/D转换器映射到DSP的I/O空间或存储器空间中如果映射到I/O空间，DSP用I/O指令与A/D转换器交换数据串行接口方式需要解决同步通信时序问题软件实现异步传输模式I/O口和中断结合实现同步传输模式DSP芯片提供的同步串口12/17/202237DSP与A/D转换器的接口并行接口方式12/16/20223DSP与并行A/D1674的接口两种模式：全控模式和单一模式全控模式：CE,CS\,R/C\控制转换和读数CE=1,CS\=0,R/C\=1,读数；R/C\=0启动AD转换单一模式：CE=1,CS\=0,12/8\=1,A0=0,R/C\控制读数和转换A0A15CEIOSTRB\CS\R/W\A0C54xAD1674STS\R/C\INT1控制逻辑D0D1112/17/202238DSP与并行A/D1674的接口A0A15CEIOSTRDSP与并行A/D7874的接口采样由CONVST\输入启动由定时器或精确的时钟源驱动上升沿将4个通道采样保持INT\变低表示转换完毕A0A15CLKSTRB\CS\R/W\RD\C54xAD7874INT\CONVST\INT1控制逻辑D0D11晶振输入12/17/202239DSP与并行A/D7874的接口A0A15CLKSTRBDSP与串行A/DMAX121的接口DRSDATAFSRFSTRTCLKRCLKINC54xMAX121CS\CONVST\XF三种工作模式CONVST\启动：MODE接高电平，CS\接地，FSTRT为串行帧输出，SDATA为串行数据输出，适于采样时间需精确控制场合CS\启动：MODE接高电平，CONVST\接地，适于与其他器件共用数据线的场合连续转换模式：MODE,CS\,CONVST\接地，通过

DMA或FIFO缓冲器与存储器相连，适于采样时间不需精确控制的场合12/17/202240DSP与串行A/DMAX121的接口DRSDATAFSR二后向通道的设计并行接口DAC7624输入寄存器、DAC寄存器、控制逻辑（A0,A1,R/W\,CS\），LDAC\输入装载串行接口DSP201数据格式与输入电压范围（二进制补码）输出更新：ENABLE接地，CONV\控制数据传输与同步（连续、锁存）字长选择DXSINAFSXSYNCCLKXXCLKC54xDSP201CONV转换速率发生器ENABLE\12/17/202241二后向通道的设计并行接口DAC7624DXSINAFS其他常用芯片集成有源滤波器附加少量的外加电阻就可灵活实现高通、低通、带通、带阻等功能电路简单，灵活，高精度，高稳定性，高性能MAX74XX带通滤波器MZX260/1/2可编程通用有源滤波器（微处理器）可编程放大器通过软件对增益进行编程的运算放大器（不用外加任何元件）增益编程方式：1,2,4,8,…;1,10,100,…AD526(1,2,4,8,16五档)12/17/202242其他常用芯片集成有源滤波器12/16/202242几个基本结论AD采集的精度取决于参考电压、布线和正确的时序外部参考电压和内部参考电压模拟地和数字地的隔离电源和地的干扰：屏蔽和加大地的布线面积器件的选用：各个器件之间的配套接插件：可能成为重要的信号污染源12/17/202243几个基本结论AD采集的精度取决于参考电压、布线和正确的时序17.4时钟和复位电路时钟及复位电路是DSP应用系统必须具备的基本电路，TMS320C54x可以通过锁相环PLL为芯片提供高稳定频率的时钟信号，同时实现时钟的倍频或分频。对于一个DSP系统而言，上电复位电路虽然只占很小的一部分，但它的好坏将直接影响系统的稳定性。12/17/2022447.4时钟和复位电路时钟及复位电路是DSP应用系统必须具DSP的复位上电复位、手动复位、软件复位Reset引脚上5个机器周期以上的低电平来实现考虑到晶振的稳定时间，上电复位一般在Reset引脚上置100-200ms的低电平脉冲最简单的复位电路为分立元件的RC电路V=Vcc(1-e-t/RC)集成的微处理器监控复位电路，MAX707/708带有看门狗电路电压门槛检测器VCCKRESETTMS32012/17/202245DSP的复位VCCKRESETTMS32012/16/202时钟电路的设计外部时钟直接输入X2/CLKIN引脚，X1悬空（采用封装好的晶体振荡器）外接晶振启动片内的振荡电路为了提高系统的稳定性一般DSP内部都有可编程锁相环PLL，其功能是把外部提供的时钟倍频或分频做为DSP工作的频率（如外加10M时钟，经PLL倍频后DSP可工作在100M，这样外部电路已非常低的频率工作会较稳定硬件配置和软件配置引脚：CLKMD1–CLKMD3时钟模式寄存器CLKMDX1X2/CLKIN12/17/202246时钟电路的设计X1X2/CLKIN12/16/202246C5402锁相环硬件配置方式CLKMD1CLKMD1CLKMD1CLKMD时钟模式000E007hPLL*150019007hPLL*100104007hPLL*51001007hPLL*2110F007hPLL*11110000h1/2101F000h1/4011E007h-两种模式：（1）PLL模式；（2）DIV模式12/17/202247C5402锁相环硬件配置方式CLKMD1CLKMD1CLKM专用复位电路RC设计的复位电路，电路结构简单，但可靠性差，在恶劣的环境中很容易受到干扰影响，引起误动作。因此，在要求比较高的场合，为保证设备的正常运行，必须设置硬件监控电路。12/17/202248专用复位电路RC设计的复位电路，电路结构简单，但可靠性差，MAX706MAX706是MAXIM公司推出的集复位、掉电检测、看门狗功能于一体的多功能芯片。该芯片具有电源投入时的复位功能，能够检测出电源掉电和电源瞬时短路并给出复位信号。同时具有电源电压上升时复位信号的解除功能。当程序走飞后，它也能够使DSP系统复位。12/17/202249MAX706MAX706是MAXIM公司推出的集复位、掉电检12/17/20225012/16/2022507.5供电系统设计TMS320C54x系列芯片大部分采用低电压设计，这样可以大大地节约系统的功耗，该系列芯片的电源分为两种，即内核电源与I/O电源，其中I/O电源一般采用3.3V设计，而内核电源采用3.3V,2.5V或1.8V电源，降低内核电源的主要目的是为了降低功耗。。12/17/2022517.5供电系统设计TMS320C54x系列芯片大部分采用低电源设计为了降低功耗，内核电压CVDD与I/O电压DVDD分开，大多数电源电压5V,3.3V,3V举例：TMS320VC549I/O电压为3.3V，内核电压为2.5V，降低44%的功耗消耗电流估计:CPU、时钟电路、外设，引脚加电次序：同时加电（理想）；先DVDD、后CVDD电压调整器的选择：单电压输出芯片，单可调电压输出芯片（1.2-9.75V），双电压输出芯片（TPS73HD301,TPS73HD325,TPS73HD318）12/17/202252电源设计为了降低功耗，内核电压CVDD与I/O电压DVDD分电源电路通过专用芯片实现双电压供电I/O电源DVDD1.8V~2.5V内核电源CVDD3.3V3.3V和5V混合逻辑电路如果电平标准不同或电压承受要求等问题需要加入电平转换电路VohVolVihVilVCC3.3VTTLVCMOS4.455.0VTTL0.8512/17/202253电源电路通过专用芯片实现双电压供电VohVolVihVilV3.3V和5V混合系统的考虑５VCMOS,5VTTL,3.3VTTL4种情况5VTTL器件直接驱动3.3VTTL器件(电压承受)3.3VTTL器件直接驱动5VTTL器件5VCMOS器件驱动3.3VTTL器件(电压承受)3.3VTTL器件驱动5VCMOS器件:双电压供电驱动器DSP与外围器件的接口（电平考虑）与3V器件的直接相连与5V器件的接口：C549不可以承受5V电压12/17/2022543.3V和5V混合系统的考虑５VCMOS,5VTTL,省电工作方式TMS320VC54x有几种省电模式，这几种模式可以使CPU暂时处于体眠状态，这时的功耗比正常模式要低，但能保持CPU的内容并在恢复正常供电后，恢复正常工作。可以通过执行工DLE1、工DLE2、工DLE3指令，或者使HOLD信号变低，同时将HM状态位置1以进入省电模式。表7-22给出了各种省电操作。12/17/202255省电工作方式TMS320VC54x有几种省电模式，这几种7.7引导方式及设计当用户在ccs环境下完成开发任务，编写完成用户软件之后，需要脱离依赖PC机的CCS环境，并要求目标系统上电后可自行启动并执行用户软件代码，这就需要用到Bootloader技术。同时Bootloader也指由TI在生产芯片时预先烧制在TMS320VC5402片内ROM中，完成该功能段的一般代码名称。12/17/2022567.7引导方式及设计当用户在ccs环境下完成开发任务，编写TMS320C54x的BOOT设计引导方式：DSP系统复位时，其系统软件代码所取得的方式DSP内部ROM中的引导装载程序Bootloader使系统上电后能自动将程序代码从外部装载到DSP内部或者外部程序存储器中运行12/17/202257TMS320C54x的BOOT设计引导方式：DSP系统复位时多种启动模式(1)HPI启动模式:由外部处理器(即主机)将执行代码通过C5402的HPI口搬移到C5402片内RAM。当主机搬移完所有程序代码后，还要将程序入口地址写入C5402数据空间007Fh内。这样，C5402一旦检测到007Fh处不再为0值，即判断为代码转移完毕，并跳转到007Fh里存放的地址去执行，从而完成启动。(2)8bit/16bit的并行启动模式:C5402通过其数据和地址总线从数据空间读取自举启动表(BootTable)。自举启动表内容包括:需要搬移的代码段，每个段的目的地址，程序入口地址和其他配置信息。

12/17/202258多种启动模式(1)HPI启动模式:12/16/20225(3)8bit/16bit的标准串口启动模式:C5402通过工作在标准模式McBSP接收自举启动表，并根据自举启动表中的信息装载代码,McBSP0支持8bit模式，MCBSP1支持16bit模式。(4)8bit串行EEPROM启动模式:C5402通过工作在SPI模式的McBSP1接收来自外部串行的EEPROM中的自举启动表，并根据自举启动表中的信息装载代码。(5)8bit116bit的IIO启动模式:C5402使用XF和BIO引脚，与外部设备达成异步握手协议，从地址0h处的I/O端口读取自举启动表12/17/202259(3)8bit/16bit的标准串口启动模式:12/16/目的程序代码可以存储在片外相对慢速、非易失性器件中，而装载运行于高速器件提供多种装载方式，使得DSP可灵活应用到不同系统省去对DSP片内ROM进行掩膜编程，节省大量费用装载的初始化CPU状态寄存器初始化，包括：禁止可屏蔽中断INTM＝1，内部DARAM映射到程序／数据区OVLY＝1，对程序和数据区均设置为７个等待状态引导装载程序执行装载模式判断。判断的顺序是：HPI模式、SPI模式、外部并行模式、标准串口模式、并行I/O模式12/17/202260目的12/16/202260选择自举方式MP/MC\引脚为高电平，工作在微处理器方式，从外部程序存储器0FF80h起执行用户程序MP/MC\引脚为低电平，工作在微计算机方式，从片内ROM的0FF80h起执行程序，并选择自举方式片内ROM上0FF80h的程序进行初始化，中断与RAM映象到程序/数据空间检查INT2，决定是否从HPI加载使I/O选通信号（IS\）为低电平，从地址为0FFFFh的I/O口读入自举程序选择字(BRS)，借助外围芯片来完成状态字的设定12/17/202261选择自举方式12/16/20226112/17/20226212/16/202262自举程序选择字(BRS)76543210自举加载方式XXXXXX018位并行EPROM方式XXXXXX1016位并行EPROM方式XXXXXX11热自举方式XXXX10008位并行I/O方式XXXX110016位并行I/O方式XX000000串行自举方式，BSP配置成8位XX000100串行自举方式，BSP配置成16位12/17/202263自举程序选择字(BRS)76543210自举加载方式XXXX并行启动模式Bootloader首先从I/O空间地址为0FFFFh处读取一个字的数据，并将该数据作为自举启动表在数据空间的起始地址。自举启动表起始地址处应包含用于判断8bit/16bit启动模式的关键字:8bit启动模式:08AAh，16bit启动模式:10AAh。如果Bootloader没有在自举启动表的起始地址处得到上述关键字，它会转到数据空间0FFFFh处再去读取一个字的数据，并将该数据作为自举启动表在数据空间的起始地址，再继续尝试通过该起始地址去读取上述关键字。12/17/202264并行启动模式Bootloader首先从I/O空间地址为0FF为了完成系统自启动，Flash中的数据必须按照自举启动表的格式“烧写”。自举启动表的作用是:DSP运行此表时，首先根据表中前部分用户起始地址，把后面的用户程序代码加载到DSP片内程序空间中相应的用户地址区域(由于Flash与DSP时间不匹配，要设置好SWWR和BSCR寄存器)，然后，根据自举启动表中的程序入口地址，在程序空间相应的地址开始运行程序。12/17/202265为了完成系统自启动，Flash中的数据必须按照自举启动表的12/17/20226612/16/202266烧写工具自举启动表可以使用TMS320C54x汇编语言工具包提供的十六进制转换工具来生成，该工具文件名为hex500.exe。十六进制转换工具hex500调用格式为:hex500[options]filenamefilename:COFF文件名或命令文件名;-options:提供附加信息，控制十六进制转换处理过程;12/17/202267烧写工具自举启动表可以使用TMS320C54x汇编语言工具举例12/17/202268举例12/16/202268引导过程(1)DSP系统上电后，Bootloader程序运行直到寻址数据空间0xFFFF地址处，得到自举启动表的起始地址0x9000;PC指针指向0x9000，执行自举启动表的数据;(2)根据自举启动表写入的信息，把后面的程序载入程序空间起始地址0x1400(XPC=0)。然后，DSP的PC指针指向程序入口地址0x144F(XPC=0)，开始执行用户程序。12/17/202269引导过程(1)DSP系统上电后，Bootloader程12/17/20227012/16/202270华中科技大学武昌分校

DSP器件及应用

黄向宇

huangmao72@126.com12/17/202271华中科技大学武昌分校12/16/20221第七章TMS320C54x基本系统的设计12/17/202272第七章TMS320C54x基本系统的设计12/16/202LowestCostControlSystemsStorageMotorControl

Highest

EfficiencyBestMIPSper:

Watt/Dollar/SizeWirelessClientsModems/TelephonyVoIPHighestPerformanceMultiChannel,

MultiFunctionCommInfrastructurexDSLImaging,VideoC6000

(C62x,C67x,C64x)C3xC4xC8x’C2000

(C20x,C24x,C28x)C1xC2xC5000

(C54x,C55x)C5x12/17/202273LowestCost Highest

Efficienc四边扁平封装(TQFP)

球格阵列（BGA）封装SOICLQFP28PLCC12/17/202274四边扁平封装(TQFP)球格阵列（BGA）封装SOICLQ7.1硬件系统组成基本系统的设计复位和时钟电路存储器接口前向通道，A/D，V/f后向通道，D/A，f/V，PWM人机接口，键盘，显示器多机通讯和总线扩展一件“系统集成”的工作，我们可以使用现有开发成功的硬件平台及算法去实现我们特殊的应用12/17/2022757.1硬件系统组成基本系统的设计一件“系统集成”的工作，我12/17/20227612/16/20226TMS320C54xD(15-0)A(15-0)PS\DS\IS\R/W\MSTRB\IOSTRB\READYIAQ\MSC\RS\X1X2\CLKINCLKOUTCLKMD(1-3)MP/MC\CNTHOLD\HOLDA\NM1\INT(0-3)\IACK\XFBIO\TOUT\CLKX0\DX0FSX0\CLKR0DR0FSR0\CLKX1\DX1FSX1\CLKR1DR1FSR1\数据/地址总线和控制信号系统控制时钟复位信号外部DMA接口外部中断接口外部标志定时器输出串口0串口112/17/202277TMS320C54xD(15-0)RS\HOLD\TOUT\主要扩展接口信号RS\:复位，保持3个时钟周期MSTRB\:外部数据存储器选通信号PS\:外部程序存储器片选信号DS\:外部数据存储器片选信号IS\:I/O设备选择信号IOSTRB\:I/O设备选通信号R/W\:读/写信号HOLD\:请求控制存储器接口信号HOLDA\:响应控制存储器接口信号MSC\:微状态完成信号IAQ\:中断请求信号IACK\:中断响应信号MP/MC\:DSP工作方式选择信号READY:数据准备好信号12/17/202278主要扩展接口信号RS\:复位，保持3个时钟周期12/16/外部中断引脚NMI:不可屏蔽中断INT0:可屏蔽外部中断通讯端口引脚串口主机通讯并行接口HPI通用I/O端口引脚XF:输出BIO\:输入12/17/202279外部中断引脚12/16/202297.2外部存储器和I/O扩展12/17/2022807.2外部存储器和I/O扩展12/16/202210外扩的作用尽管许多DSP片内存储器很大，但片外存储器仍是不可缺少的。片外存储器的作用包括:(1)用EPROM/FIash等非易失存储器为DSP固化程序。(2)用片外RAM存储大量数据。用FIFO(先进先出)、双端日存储器等与其他设备握手并传输数据。12/17/202281外扩的作用尽管许多DSP片内存储器很大，但片外存储器仍是不C54xDSP的外部接口包括数据总线、地址总线和一组用于访问片外存储器与I/O端口的控制信号线，C54xDSP外部程序、数据存储器以及I/O扩展地址和数据总线的复用，完全依靠片选和读写选通配合时序控制完成外部程序存储器、数据存储器和扩展I/O的操作。12/17/202282C54xDSP的外部接口包括数据总线、地址总线和一组用于外部扩展时需注意的问题外部存储器分为串口存储器和并口存储器两种。在DSP系统中，由于要求高速交换数据，从接口方式考虑，一般都采用并口扩展存储器。在选择外部存储器时，应首先考虑下面几个问题:（1）电压（2）速度（3）容量12/17/202283外部扩展时需注意的问题外部存储器分为串口存储器和并口存储器存储器与DSP的接口ROM掩膜只读存储器（PROM）一次性编程的OTPROM紫外线可擦除EPROM电可擦除EEPROM可快速擦写闪存flashmemory,256M,100万次擦写，60ns以下的访问速度，工作电压逐渐下降12/17/202284存储器与DSP的接口ROM12/16/202214RAM静态RAM（SRAM）AsyncSRAM,(AsynchromousStaticRAM),异步静态随机存储器Sbsram,(synchronousburstsram),同步突发静态随机存储器PBSRAM,(PipelinedBurstSRAM)，管道突发随机存储器动态RAM（DRAM）EDORAM，(extendeddataout),扩展数据输出存储器CDRAM,(CachedDRAM)，高速缓存随机存储器SDRAM,(SynchronousDRAM),同步动态随机存储器DDRSDRAM,(DoubleDataRateSDRAM),同步动态随机储存器ⅡRAMBUSRAM,rdram12/17/202285RAM12/16/202215C54x：MemoryMapMicroprocessor系统复位后，从位于片外的程序存储区(EPROM)开始执行Microcomputer系统复位后，从位于片内的程序存储区(ROM)开始执行12/17/202286C54x：MemoryMapMicroprocessor112/17/20228712/16/202217程序存储器扩展程序存储器、数据存储器、I/O扩展使用相同的地址和数据线程序存储器的三种工作方式读，片选为低电平（有效）维持，片选为高电平（不选）编程扩展时的考虑容量大，减少芯片组合的数量根据CPU工作频率，选择读取速度相当的器件编程方式选择相应的逻辑控制芯片（各存储空间的相互兼容）12/17/202288程序存储器扩展程序存储器、数据存储器、I/O扩展使用相同的地ROM与DSP的接口一般存储器的数据线为8位，需要采用两片存储器才能构成16位数据和程序的存取相当一部分ROM需要5V供电快速PROM/EPROM接口TMS320的地址线和数据线与存储器的地址线和数据线相连，辅以必要的译码电路慢速EPROM等待状态EEPROM工作方式的选择：读操作，写操作，输出禁止，写禁止FlashMemory工作方式的选择：读，编程，SV擦除，写禁止，编程禁止CE\OE\WE\12/17/202289ROM与DSP的接口一般存储器的数据线为8位，需要采用两片存TMS320与EPROM接口逻辑图A0-A15TMS320MSC\READY\D0-D7逻辑控制CE\ROMR\WPS\MSTRB\12/17/202290TMS320与EPROM接口逻辑图A0-A15TMS320M供电电压不同时

TMS320与ROM接口逻辑图A0-A15TMS320MSC\READY\D0-D7逻辑控制CE\ROMR\WPS\MSTRB\3.3V5VD0D7D0D712/17/202291供电电压不同时

TMS320与ROM接口逻辑图A0-A15TFlashROMA0-A15TMS320IO0-IO15CE\AT29LV1024R\WPS\GNDA0-A15D0-D15WE\OE\WE\编程选择控制端，离线程序固化CE\片选，连接程序片选信号OE\输出使能（DSP上MSTRB存储器控制选通信号可用于扩展多个程序存储器）12/17/202292FlashROMA0-A15TMS320IO0-IO15CE数据存储器扩展程序存储器、数据存储器、I/O扩展使用相同的地址和数据线静态存储器SRAM和动态存储器DRAM扩展时的考虑容量速度DMA接口问题12/17/202293数据存储器扩展程序存储器、数据存储器、I/O扩展使用相同的地RAM与DSP的接口可用作数据存储器，也可用到程序存储器TMS320提供了PS\和DS\选择不同的地址空间PS\DS\A15地址空间：8000h-FFFFh正确地划分程序和数据空间片选信号12/17/202294RAM与DSP的接口可用作数据存储器，也可用到程序存储器PSTMS320与RAM接口逻辑图A0-A15TMS320MSC\READY\D0-D7逻辑控制CE\RAMR\WDS\D0-D7CE\RAMD0-D7D8-D15MSTRB\如果内部RAM设置为有效，则相同地址的RAM自动无效12/17/202295TMS320与RAM接口逻辑图A0-A15TMS320MSCRAMA0-A15TMS320IO0-IO15CE\ICSI64LV16R\WDS\GNDA0-A15D0-D15WE\OE\WE\写控制端CE\片选，连接数据选通信号OE\读允许（DSP上MSTRB存储器控制选通信号可用于扩展多个数据存储器）12/17/202296RAMA0-A15TMS320IO0-IO15CE\ICSI程序和数据存储器共同安排在RAM程序区和数据区分开（128k＊16）PS\接外部RAM的A16程序区：00000h-0FFFFh数据区：10000h-1FFFFhDSP：程序区和数据区相同（内部RAM有效，扩展的外部RAM自动无效）A0-A15TMS320D0-D16CS\RAMR\WPS\MSTRB\A16A0-15WE\12/17/202297程序和数据存储器共同安排在RAM程序区和数据区分开（128k程序和数据存储器共同安排在RAM混合程序区和数据区（128k＊16）C549有额外的7根地址线，以访问8M程序空间数据区的寻址范围只能是64kA0-A15TMS320D0-D16CS\RAMR\WA16MSTRB\A16A0-15WE\12/17/202298程序和数据存储器共同安排在RAM混合程序区和数据区（128kTMS320与I/O接口与外部存储器的接口方式相同，地址总线、数据总线、片选信号控制信号IOSTRB\替代MSTRB\通用I/O引脚：BIO\和XFBIO\输入引脚，监视外围设备的状态XF输出引脚，向外部器件发信号BSP引脚（CLKX、FSX、DX、CLKR、FSR、DR）作为I/O串口相应控制寄存器处于复位状态串口的通用I/O功能被使能引脚输入还是输出可设置（DX只能输出、DR、CLKS只能输入）HPI的8条数据线引脚作为I/O复位状态下I/O控制寄存器（GPIOCR）和状态寄存器（GPIOSR）12/17/202299TMS320与I/O接口与外部存储器的接口方式相同，地址总线液晶模块TMS320D0-D7RDTCM-A0902RS\RW\D0-D7RESET\A0WR\IOSTRB\A14A15CS\CS\片选RD读WR\写A0寄存器选择扩展的I/O地址：数据：BFFFH命令：3FFFHA0为数据、命令寄存器选择引脚液晶命令和液晶数据需要调用PORTW写12/17/2022100液晶模块TMS320D0-D7RDTCM-A0902RS\R键盘的连接与驱动C54xD0-D7GNDHC573D0-D7OC\IS\A12A13IOSTRB\Q1Q2Q3Q4Q5HC573D1D2D3VddCQ0-Q7OC\CVdd锁存缓冲器读键盘端口地址：EFFFh写键盘端口地址：DFFFh软件编程：（1）行扫描进行按键查询；（2）延迟>10ms进行防抖处理12/17/2022101键盘的连接与驱动C54xD0-D7GNDHC573D0-D77.3A/D和D/A接口设计12/17/20221027.3A/D和D/A接口设计12/16/202232一前向通道的设计将实际系统中的物理信号转化为数字信号的通道包括传感器、信号调理电路、A/D信号采集三个部分精度的匹配传感器抗混叠滤波信号调理采样保持A/D或V/fDSP12/17/2022103一前向通道的设计将实际系统中的物理信号转化为数字信号的通道A/D转换器直接A/D转换器并联比较型反馈比较型间接A/D转换V/T型V/f型同一代的TMS320系列产品的CPU结构是相同的，但其片内存储器及外设电路的配置是不同的。一些派生器件，就是片内存储器和外设电路的不同组合，以满足世界电子市场的各种需要。12/17/2022104A/D转换器直接A/D转换器同一代的TMS320系列产品的C模数转换模块(ADC)-TMS320C240模数转换器的主要特征：包含有双路的十位模数转换单元，每个ADC单元有8个模拟输入，两路ADC输入通道的输入信号同时采样并转换；数字结果＝1023×输入电压/参考电压；每个ADC单元的完全转换时间最长为6.6微秒；ADC模块的参考电压必须由外部供给；可执行单个的采样/保持和转换操作；两个转换单元各有一个双缓冲的高速输入输出的结果寄存器和控制寄存器，可在不影响当前转换进程的前提下，向ADC控制寄存器中的某些位写入；可由软件指令，装置管脚的外部信号跳变，或由EV事件，如普通定时器、比较输出或捕获单元4等来启动AD转换如果中断未被屏蔽，在每次转换结束时设置中断标志有效并产生中断。12/17/2022105模数转换模块(ADC)-TMS320C240模数转换器的主要A/D转换器选择的考虑速度与要处理信号的最高频率相关精度与要处理信息的最小误差和最高分辨率相关接口类型取决于DSP的接口类型和要求的接口速度自带采样保持与否电源的种类12/17/2022106A/D转换器选择的考虑速度12/16/202236DSP与A/D转换器的接口并行接口方式通过译码电路将A/D转换器映射到DSP的I/O空间或存储器空间中如果映射到I/O空间，DSP用I/O指令与A/D转换器交换数据串行接口方式需要解决同步通信时序问题软件实现异步传输模式I/O口和中断结合实现同步传输模式DSP芯片提供的同步串口12/17/2022107DSP与A/D转换器的接口并行接口方式12/16/20223DSP与并行A/D1674的接口两种模式：全控模式和单一模式全控模式：CE,CS\,R/C\控制转换和读数CE=1,CS\=0,R/C\=1,读数；R/C\=0启动AD转换单一模式：CE=1,CS\=0,12/8\=1,A0=0,R/C\控制读数和转换A0A15CEIOSTRB\CS\R/W\A0C54xAD1674STS\R/C\INT1控制逻辑D0D1112/17/2022108DSP与并行A/D1674的接口A0A15CEIOSTRDSP与并行A/D7874的接口采样由CONVST\输入启动由定时器或精确的时钟源驱动上升沿将4个通道采样保持INT\变低表示转换完毕A0A15CLKSTRB\CS\R/W\RD\C54xAD7874INT\CONVST\INT1控制逻辑D0D11晶振输入12/17/2022109DSP与并行A/D7874的接口A0A15CLKSTRBDSP与串行A/DMAX121的接口DRSDATAFSRFSTRTCLKRCLKINC54xMAX121CS\CONVST\XF三种工作模式CONVST\启动：MODE接高电平，CS\接地，FSTRT为串行帧输出，SDATA为串行数据输出，适于采样时间需精确控制场合CS\启动：MODE接高电平，CONVST\接地，适于与其他器件共用数据线的场合连续转换模式：MODE,CS\,CONVST\接地，通过

DMA或FIFO缓冲器与存储器相连，适于采样时间不需精确控制的场合12/17/2022110DSP与串行A/DMAX121的接口DRSDATAFSR二后向通道的设计并行接口DAC7624输入寄存器、DAC寄存器、控制逻辑（A0,A1,R/W\,CS\），LDAC\输入装载串行接口DSP201数据格式与输入电压范围（二进制补码）输出更新：ENABLE接地，CONV\控制数据传输与同步（连续、锁存）字长选择DXSINAFSXSYNCCLKXXCLKC54xDSP201CONV转换速率发生器ENABLE\12/17/2022111二后向通道的设计并行接口DAC7624DXSINAFS其他常用芯片集成有源滤波器附加少量的外加电阻就可灵活实现高通、低通、带通、带阻等功能电路简单，灵活，高精度，高稳定性，高性能MAX74XX带通滤波器MZX260/1/2可编程通用有源滤波器（微处理器）可编程放大器通过软件对增益进行编程的运算放大器（不用外加任何元件）增益编程方式：1,2,4,8,…;1,10,100,…AD526(1,2,4,8,16五档)12/17/2022112其他常用芯片集成有源滤波器12/16/202242几个基本结论AD采集的精度取决于参考电压、布线和正确的时序外部参考电压和内部参考电压模拟地和数字地的隔离电源和地的干扰：屏蔽和加大地的布线面积器件的选用：各个器件之间的配套接插件：可能成为重要的信号污染源12/17/2022113几个基本结论AD采集的精度取决于参考电压、布线和正确的时序17.4时钟和复位电路时钟及复位电路是DSP应用系统必须具备的基本电路，TMS320C54x可以通过锁相环PLL为芯片提供高稳定频率的时钟信号，同时实现时钟的倍频或分频。对于一个DSP系统而言，上电复位电路虽然只占很小的一部分，但它的好坏将直接影响系统的稳定性。12/17/20221147.4时钟和复位电路时钟及复位电路是DSP应用系统必须具DSP的复位上电复位、手动复位、软件复位Reset引脚上5个机器周期以上的低电平来实现考虑到晶振的稳定时间，上电复位一般在Reset引脚上置100-200ms的低电平脉冲最简单的复位电路为分立元件的RC电路V=Vcc(1-e-t/RC)集成的微处理器监控复位电路，MAX707/708带有看门狗电路电压门槛检测器VCCKRESETTMS32012/17/2022115DSP的复位VCCKRESETTMS32012/16/202时钟电路的设计外部时钟直接输入X2/CLKIN引脚，X1悬空（采用封装好的晶体振荡器）外接晶振启动片内的振荡电路为了提高系统的稳定性一般DSP内部都有可编程锁相环PLL，其功能是把外部提供的时钟倍频或分频做为DSP工作的频率（如外加10M时钟，经PLL倍频后DSP可工作在100M，这样外部电路已非常低的频率工作会较稳定硬件配置和软件配置引脚：CLKMD1–CLKMD3时钟模式寄存器CLKMDX1X2/CLKIN12/17/2022116时钟电路的设计X1X2/CLKIN12/16/202246C5402锁相环硬件配置方式CLKMD1CLKMD1CLKMD1CLKMD时钟模式000E007hPLL*150019007hPLL*100104007hPLL*51001007hPLL*2110F007hPLL*11110000h1/2101F000h1/4011E007h-两种模式：（1）PLL模式；（2）DIV模式12/17/2022117C5402锁相环硬件配置方式CLKMD1CLKMD1CLKM专用复位电路RC设计的复位电路，电路结构简单，但可靠性差，在恶劣的环境中很容易受到干扰影响，引起误动作。因此，在要求比较高的场合，为保证设备的正常运行，必须设置硬件监控电路。12/17/2022118专用复位电路RC设计的复位电路，电路结构简单，但可靠性差，MAX706MAX706是MAXIM公司推出的集复位、掉电检测、看门狗功能于一体的多功能芯片。该芯片具有电源投入时的复位功能，能够检测出电源掉电和电源瞬时短路并给出复位信号。同时具有电源电压上升时复位信号的解除功能。当程序走飞后，它也能够使DSP系统复位。12/17/2022119MAX706MAX706是MAXIM公司推出的集复位、掉电检12/17/202212012/16/2022507.5供电系统设计TMS320C54x系列芯片大部分采用低电压设计，这样可以大大地节约系统的功耗，该系列芯片的电源分为两种，即内核电源与I/O电源，其中I/O电源一般采用3.3V设计，而内核电源采用3.3V,2.5V或1.8V电源，降低内核电源的主要目的是为了降低功耗。。12/17/20221217.5供电系统设计TMS320C54x系列芯片大部分采用低电源设计为了降低功耗，内核电压CVDD与I/O电压DVDD分开，大多数电源电压5V,3.3V,3V举例：TMS320VC549I/O电压为3.3V，内核电压为2.5V，降低44%的功耗消耗电流估计:CPU、时钟电路、外设，引脚加电次序：同时加电（理想）；先DVDD、后CVDD电压调整器的选择：单电压输出芯片，单可调电压输出芯片（1.2-9.75V），双电压输出芯片（TPS73HD301,TPS73HD325,TPS73HD318）12/17/2022122电源设计为了降低功耗，内核电压CVDD与I/O电压DVDD分电源电路通过专用芯片实现双电压供电I/O电源DVDD1.8V~2.5V内核电源CVDD3.3V3.3V和5V混合逻辑电路如果电平标准不同或电压承受要求等问题需要加入电平转换电路VohVolVihVilVCC3.3VTTLVCMOS4.455.0VTTL0.8512/17/2022123电源电路通过专用芯片实现双电压供电VohVolVihVilV3.3V和5V混合系统的考虑５VCMOS,5VTTL,3.3VTTL4种情况5VTTL器件直接驱动3.3VTTL器件(电压承受)3.3VTTL器件直接驱动5VTTL器件5VCMOS器件驱动3.3VTTL器件(电压承受)3.3VTTL器件驱动5VCMOS器件:双电压供电驱动器DSP与外围器件的接口（电平考虑）与3V器件的直接相连与5V器件的接口：C549不可以承受5V电压12/17/20221243.3V和5V混合系统的考虑５VCMOS,5VTTL,省电工作方式TMS320VC54x有几种省电模式，这几种模式可以使CPU暂时处于体眠状态，这时的功耗比正常模式要低，但能保持CPU的内容并在恢复正常供电后，恢复正常工作。可以通过执行工DLE1、工DLE2、工DLE3指令，或者使HOLD信号变低，同时将HM状态位置1以进入省电模式。表7-22给出了各种省电操作。12/17/2022125省电工作方式TMS320VC54x有几种省电模式，这几种7.7引导方式及设计当用户在ccs环境下完成开发任务，编写完成用户软件之后，需要脱离依赖PC机的CCS环境，并要求目标系统上电后可自行启动并执行用户软件代码，这就需要用到Bootloader技术。同时Bootloader也指由TI在生产芯片时预先烧制在TMS320VC5402片内ROM中，完成该功能段的一般代码名称。12/17/20221267.7引导方式及设计当用户在ccs环境下完成开发任务，编写TMS320