时序逻辑电路的分析方法课件

§5-3时序逻辑电路分析与设计方法学习要点：时序电路分析方法§5-3时序逻辑电路分析与设计方法学习要点：1时序逻辑电路分析与设计方法5-3-1时序逻辑电路的分析方法5-3-2时序逻辑电路的设计方法退出时序逻辑电路分析与设计方法5-3-1时序逻辑电路的2时序电路——任一时刻的输出状态不仅取决于该时刻的输入状态，还与前一时刻电路的状态有关，具有记忆功能。它主要由门电路和触发器构成。描述时序电路功能的方法——状态方程、状态转换真值表、状态转换图和时序图等。根据CP控制方式不同分为——同步：所有触发器的时钟输入端

CP都连在一起；异步：触发器受不同时钟控制。5-3-1时序逻辑电路的分析方法1．同步时序逻辑电路的分析方法基本分析步骤如下：

（1）根据逻辑图写方程式。a）时钟方程各触发器CP信号的来源。(同步电路可以省略)b）输出方程时序电路的输出逻辑表达式，通常是现态的函数。时序电路——任一时刻的输出状态不仅取决于该时刻的输入状5-33c）驱动方程各触发器输入端的逻辑表达式。d）状态方程将驱动方程代入相应触发器的特性方程便得到该触发器的状态方程。（2）列状态转换真值表。将电路现态的各种取值代入状态方程和输出方程中进行计算，从而得到转换真值表。（3）电路逻辑功能的说明根据状态转换真值表来分析和说明电路的逻辑功能。

（4）画状态转换图和时序图上述分析步骤可用下图描述。逻辑图时钟方程输出方程驱动方程状态方程状态转换真值表说明电路功能状态转换图时序图列方程列表分析画图例5.3.1分析图示时序逻辑电路的逻辑功能，画出状态转换图和时序图，并检查电路能否自启动。c）驱动方程各触发器输入端的逻辑表达式。（3）电路逻辑4解：由图可知，时钟脉冲CP加在每个触发器的时钟脉冲输入端上因此，它是一个同步时序逻辑电路，可不写时钟方程。（1）写方程式JKQFF0JKQFF1JKQFF2&CPQ0YQ1Q21）输出方程：解：由图可知，时钟脉冲CP加在每个触发器的时钟脉冲输入端52）驱动方程：3）状态方程：将驱动方程代入JK触发器的特性方程，得到：（2）列状态转换真值表：设电路的初始状态（现态）为=000，得到状态转换真值表2）驱动方程：3）状态方程：将驱动方程6（3）逻辑功能：电路共有6个状态，且按递增规律变化的，因此该时序电路是一个同步六进制加法计数器。现态次态输出Y000001000101000100110011100010010101010001（4）画状态转换图和时序图：（3）逻辑功能：电路共有6个状态，且按递增规律变化的，因7Q1Q0Q2Q2Q1Q0000

001100010011101/0/0

/0/0/0/1111110/Y/0

/1Q1Q0Q2Q2Q1Q00001008（5）检查电路能否自启动：110和111两个状态称为“无效状态”。如果由于某种原因而进入无效状态，只要继续输入CP，电路便会自动返回有效状态，则该电路能够自启动。否则不能自启动。由以上分析知，图示电路为能自启动同步六进制加法计数器学生练习：（P705-13）5-13试分析下图所示时序逻辑电路的逻辑功能。写出它的驱动方程、状态方程、输出方程，列出状态转换真值表，并画出Q0～

Q2和CO的波形，检查能否自启动。（5）检查电路能否自启动：110和111两个状态称为“无9CPJKQFF0JKQFF1JKQFF2Q0Q1Q22．异步时序逻辑电路的分析方法

注意：异步时序电路必须写出时钟方程。并且在计算电路次态时，各个触发器只有满足时钟条件后其状态方程才能使用例5.3.2分析图示电路的逻辑功能，并画出状态图和时序图。解：由图可知，这是一个异步时序逻辑电路。（1）写方程式1）时钟方程：CP0=CP，CP1=Q0，CP2=Q1CPJKQFF0JKQFF1JKQFF2Q0Q1Q22．异步10Q2Q1Q0DQFF0DQFF1DQFF2CP2）驱动方程：D0=，D1=，D2=3）状态方程：DFF的特性方程Qn+1=D（CP上升沿有效）将驱动方程分别代入特性方程，可得状态方程：Q2Q1Q0DQFF0DQFF1DQFF2CP2）驱动方程11现态次态时钟脉冲CP2CP1CP0000111↑↑↑111110↓↑110101↓↑↑101100↓↑100011↑↑↑011010↓↑010001↓↑↑001000↓↑（3）画状态图转换图和时序图：（2）列状态转换真值表现态次态时钟脉冲CP2CP1CP00012（4）说明电路功能：在时钟脉冲CP的作用下，电路的8个状态按递减规律循环变化，电路具有递减计数功能，是一个异步3位二进制减法计数器。Q2Q1Q0000111011110100010001101CPQ2Q0Q1（4）说明电路功能：在时钟脉冲CP的作用下，电路的8个状态按135-3-2时序逻辑电路的设计方法按以下步骤进行：1．根据设计要求，设定状态，画出原始状态转换图；2．状态化简；3．进行状态分配，列出状态转换的编码表；4．选择触发器类型，求出状态方程、输出方程和驱动方程；5．根据驱动方程和输出方程画逻辑图；6．检查电路能否自启动。例5.3.3设计一个同步3位二进制加法计数器。解（1）根据设计要求，设定状态，画状态转换图。由于是3位二进制（即8进制）计数器，因此，应有8个不同的状态。分别用S0，S1，…，S7表示，在状态为S7时输出Y=1。当输入第8个计数脉冲时，电路返回初始状态，同时，向高位计数器送出一个进位脉冲。5-3-2时序逻辑电路的设计方法按以下步骤进行：例5.14S0S1S3S2S7S4S6S5/0/0/0/0/0/0/0/1（2）状态化简：八进制计数器应有8个不同的状态，不需化简（3）状态分配：列状态转换编码表。有8个状态，需3个触发器。选用3位自然二进制加法计数编码，即

S0=000，S1=001，…，S7=111。由此可列出状态转换编码表。（4）选择触发器类型，求输出方程、状态方程和驱动方程。1）选用下降沿触发的JK触发器。/0/0/0/0/0/0/0/1（2）状态化简：八进制15例5.3.3的状态转换编码表状态转换顺序现态次态输出YS00000010S10010100S20100110S30111000S41001010S51011100S61101110S711100012）画卡诺图：根据编码表可画出各触发器次态和输出函数的卡诺图——引导学生完成例5.3.3的状态转换编码表状态转换顺序现态次16

3）由卡诺图可得输出方程为：4）状态方程为：5）求驱动方程：JK触发器的特性方程为将状态方程与特性方程比较，可得下列驱动方程：3）由卡诺图可得输出方程为：4）状态方程为：5）17（5）画逻辑图：根据选用的触发器和求得的输出方程和驱动方程，即可画出逻辑电路图。（6）检查电路能否自启动：由于没有无效状态，因此，电路能自启动。

CPQ0YQ1Q2JKQFF0JKQFF1JKQFF2&课后小结——见黑板（5）画逻辑图：根据选用的触发器和求得的输出方程和驱动方18复习及提问：组合电路分析思考题：1．什么是时序逻辑电路？它在结构上有什么特点？2．什么是同步时序逻辑电路？什么是异步时序逻辑电路？3．简述同步和异步时序逻辑电路的分析方法，它们的主要区别是什么？作业题：5-14；15、16、补充1题预习：数模转换电路复习及提问：组合电路分析19补充：试分析以下图所示时序逻辑电路的逻辑功能。写出它的驱动方程、状态方程，列出状态转换真值表，并画出Q0、Q1的波形，检查能否自启动（已知初态Q1

Q0=00）。补充：试分析以下图所示时序逻辑电路的逻辑功能。写出它的驱20时序逻辑电路的分析方法课件21

§5-3时序逻辑电路分析与设计方法学习要点：时序电路分析方法§5-3时序逻辑电路分析与设计方法学习要点：22时序逻辑电路分析与设计方法5-3-1时序逻辑电路的分析方法5-3-2时序逻辑电路的设计方法退出时序逻辑电路分析与设计方法5-3-1时序逻辑电路的23时序电路——任一时刻的输出状态不仅取决于该时刻的输入状态，还与前一时刻电路的状态有关，具有记忆功能。它主要由门电路和触发器构成。描述时序电路功能的方法——状态方程、状态转换真值表、状态转换图和时序图等。根据CP控制方式不同分为——同步：所有触发器的时钟输入端

CP都连在一起；异步：触发器受不同时钟控制。5-3-1时序逻辑电路的分析方法1．同步时序逻辑电路的分析方法基本分析步骤如下：

（1）根据逻辑图写方程式。a）时钟方程各触发器CP信号的来源。(同步电路可以省略)b）输出方程时序电路的输出逻辑表达式，通常是现态的函数。时序电路——任一时刻的输出状态不仅取决于该时刻的输入状5-324c）驱动方程各触发器输入端的逻辑表达式。d）状态方程将驱动方程代入相应触发器的特性方程便得到该触发器的状态方程。（2）列状态转换真值表。将电路现态的各种取值代入状态方程和输出方程中进行计算，从而得到转换真值表。（3）电路逻辑功能的说明根据状态转换真值表来分析和说明电路的逻辑功能。

（4）画状态转换图和时序图上述分析步骤可用下图描述。逻辑图时钟方程输出方程驱动方程状态方程状态转换真值表说明电路功能状态转换图时序图列方程列表分析画图例5.3.1分析图示时序逻辑电路的逻辑功能，画出状态转换图和时序图，并检查电路能否自启动。c）驱动方程各触发器输入端的逻辑表达式。（3）电路逻辑25解：由图可知，时钟脉冲CP加在每个触发器的时钟脉冲输入端上因此，它是一个同步时序逻辑电路，可不写时钟方程。（1）写方程式JKQFF0JKQFF1JKQFF2&CPQ0YQ1Q21）输出方程：解：由图可知，时钟脉冲CP加在每个触发器的时钟脉冲输入端262）驱动方程：3）状态方程：将驱动方程代入JK触发器的特性方程，得到：（2）列状态转换真值表：设电路的初始状态（现态）为=000，得到状态转换真值表2）驱动方程：3）状态方程：将驱动方程27（3）逻辑功能：电路共有6个状态，且按递增规律变化的，因此该时序电路是一个同步六进制加法计数器。现态次态输出Y000001000101000100110011100010010101010001（4）画状态转换图和时序图：（3）逻辑功能：电路共有6个状态，且按递增规律变化的，因28Q1Q0Q2Q2Q1Q0000

001100010011101/0/0

/0/0/0/1111110/Y/0

/1Q1Q0Q2Q2Q1Q000010029（5）检查电路能否自启动：110和111两个状态称为“无效状态”。如果由于某种原因而进入无效状态，只要继续输入CP，电路便会自动返回有效状态，则该电路能够自启动。否则不能自启动。由以上分析知，图示电路为能自启动同步六进制加法计数器学生练习：（P705-13）5-13试分析下图所示时序逻辑电路的逻辑功能。写出它的驱动方程、状态方程、输出方程，列出状态转换真值表，并画出Q0～

Q2和CO的波形，检查能否自启动。（5）检查电路能否自启动：110和111两个状态称为“无30CPJKQFF0JKQFF1JKQFF2Q0Q1Q22．异步时序逻辑电路的分析方法

注意：异步时序电路必须写出时钟方程。并且在计算电路次态时，各个触发器只有满足时钟条件后其状态方程才能使用例5.3.2分析图示电路的逻辑功能，并画出状态图和时序图。解：由图可知，这是一个异步时序逻辑电路。（1）写方程式1）时钟方程：CP0=CP，CP1=Q0，CP2=Q1CPJKQFF0JKQFF1JKQFF2Q0Q1Q22．异步31Q2Q1Q0DQFF0DQFF1DQFF2CP2）驱动方程：D0=，D1=，D2=3）状态方程：DFF的特性方程Qn+1=D（CP上升沿有效）将驱动方程分别代入特性方程，可得状态方程：Q2Q1Q0DQFF0DQFF1DQFF2CP2）驱动方程32现态次态时钟脉冲CP2CP1CP0000111↑↑↑111110↓↑110101↓↑↑101100↓↑100011↑↑↑011010↓↑010001↓↑↑001000↓↑（3）画状态图转换图和时序图：（2）列状态转换真值表现态次态时钟脉冲CP2CP1CP00033（4）说明电路功能：在时钟脉冲CP的作用下，电路的8个状态按递减规律循环变化，电路具有递减计数功能，是一个异步3位二进制减法计数器。Q2Q1Q0000111011110100010001101CPQ2Q0Q1（4）说明电路功能：在时钟脉冲CP的作用下，电路的8个状态按345-3-2时序逻辑电路的设计方法按以下步骤进行：1．根据设计要求，设定状态，画出原始状态转换图；2．状态化简；3．进行状态分配，列出状态转换的编码表；4．选择触发器类型，求出状态方程、输出方程和驱动方程；5．根据驱动方程和输出方程画逻辑图；6．检查电路能否自启动。例5.3.3设计一个同步3位二进制加法计数器。解（1）根据设计要求，设定状态，画状态转换图。由于是3位二进制（即8进制）计数器，因此，应有8个不同的状态。分别用S0，S1，…，S7表示，在状态为S7时输出Y=1。当输入第8个计数脉冲时，电路返回初始状态，同时，向高位计数器送出一个进位脉冲。5-3-2时序逻辑电路的设计方法按以下步骤进行：例5.35S0S1S3S2S7S4S6S5/0/0/0/0/0/0/0/1（2）状态化简：八进制计数器应有8个不同的状态，不需化简（3）状态分配：列状态转换编码表。有8个状态，需3个触发器。选用3位自然二进制加法计数编码，即

S0=000，S1=001，…，S7=111。由此可列出状态转换编码表。（4）选择触发器类型，求输出方程、状态方程和驱动方程。