第2章 TMS320C54X的硬件结构

TMS320C54XDSP原理、编程及应用第2章

TMS320C54X的硬件结构教学内容及要求

教学内容：TMS320C54X芯片是一种特殊结构的微处理器，为了快速地实现数字信号处理运算，采用了流水线指令执行结构和相应的并行处理结构，可在一个周期内对数据进行高速的算术运算和逻辑运算。本章主要介绍TMS320C54X芯片的硬件结构，重点对芯片的引脚功能、CPU结构、内部存储器、系统控制以及内外部总线进行了讨论。

教学要求：掌握TMS320C54X芯片基本结构，了解CPU基本组成；重点理解存储器结构与地址分配知识，同时对芯片的外部引脚要有直观的了解。本章主要内容2.1TMS320C54X结构2.2C54X的中央处理器CPU2.3C54X的存储空间结构

2.1TMS320C54X结构

TMS320C54X（简称C54X）是TI公司为实现低功耗、高速实时信号处理而专门设计的16位定点数字信号处理器，采用改进的哈佛结构，具有高度的操作灵活性和运行速度，适应于远程通信等实时嵌入式应用的需要，现已广泛地应用于无线电通信系统中。2.1.1C54内部基本结构图2.1TMS320C54X内部结构框图2.1.1C54内部基本结构2.1.2C54X主要特性和外部引脚1.C54X的主要特性⑴CPU

①采用先进的多总线结构，通过1组程序总线、3组数

据总线和4组地址总线来实现。

②40位算术逻辑运算单元ALU，包括1个40位桶形移位寄存器和2个独立的40位累加器。

③

17×17bit并行乘法单元和专用的40bit加法器用于无等待状态的单周期乘/累加操作。

④比较、选择和存储单元(CSSU)能够完成维特比(Viterbi，通信中一种编码方式)的加/比较/选择操作。2.1.2C54X主要特性和外部引脚

⑤指数编码器可以在单周期内对40bit累加器进行指数运算。

⑥两个地址发生器包括8个辅助寄存器(AR0～AR7)和两个辅助寄存器算术运算单元(ARAU0、ARAU1)。

⑦TMS320C5420还包括一个双CPU的结构。⑵存储器

①可访问的最大存储空间为192K×16位，即64K字的程序存储器、64K字的数据存储器以及64K字的I/O空间。

②片内ROM，可配置为程序存储器和数据存储器。

③片内RAM有两种类型，即双寻址RAM（DARAM）和单寻址RAM（SARAM）。2.1.2C54X主要特性和外部引脚⑶指令系统

①支持单指令重复和块指令重复操作

②支持存储器块传送指令

③支持32位长操作数指令

④具有支持2操作数或3个操作数的读指令

⑤具有能并行存储和并行加载的算术指令

⑥支持条件存储指令及中断快速返回指令⑷在片外围电路

①具有软件可编程等待状态发生器

2.1.2C54X主要特性和外部引脚

②设有可编程分区转换逻辑电路

③带有内部振荡器或外部时钟源的片内锁相环（PLL）发生器

④支持全双工操作的串行口，可进行8位或16位串行通信

⑤16位可编程定时器

⑥设有与主机通信的8位并行接口（HPI）

⑦具有外部总线判断控制，以断开外部的数据总线、地址总线和控制信号

⑧数据总线具有总线保持器特性2.1.2C54X主要特性和外部引脚⑸电源

①具有多种节电模式。可用IDLE1、IDLE2和IDLE3指令来控制芯片功耗，使CPU工作在省电方式。

②可在软件控制下，禁止CLKOUT输出信号。⑹片内仿真接口

具有符合IEEE1149.1标准的片内仿真接口。2.C54X的引脚功能

TMS320C54X芯片采用CMOS制造工艺，整个系列的型号基本上都采用塑料或陶瓷四方扁平封装形式（TQFP）。不同的器件型号其引脚的个数有所不同。下面以2.1.2C54X主要特性和外部引脚TMS320VC5402芯片为例，介绍C54X引脚的名称及功能，引脚功能见附录1。

TMS320C5402引脚：■电源引脚

■串行口引脚■时钟引脚

■主机接口引脚■控制引脚

■通用I/O引脚■地址和数据引脚

■测试引脚⑴电源引脚

C5402采用双电源供电，其引脚有：

2.1.2C54X主要特性和外部引脚

①CVDD（16、52、68、91、125、142），电压为+1.8V，为CPU内核提供专用电源；

②DVDD（4、33、56、75、112、130），电压为+3.3V，为各I/O引脚提供电源；

③VSS（3、14、34、40、50、57、70、76、93、106、111、128），接地。⑵时钟引脚

C5402的时钟发生器由内部振荡器和锁相环PLL构成，引脚功能见附录1。

①CLKOUT：主时钟输出引脚，周期为CPU的机器周期。2.1.2C54X主要特性和外部引脚

②CLKMD1、CLKMD2和CLKMD3：设定时钟工作模式引脚，用来配置硬件时钟模式。

③X2/CLKIN：时钟振荡器引脚。

若使用内部时钟，该引脚用来外接晶体电路；若使用外部时钟，该引脚接外部时钟输入。

④X1：时钟振荡器引脚。若使用内部时钟，该引脚用来外接晶体电路；若使用

外部时钟，该引脚悬空。

⑤TOUT：定时器输出引脚。2.1.2C54X主要特性和外部引脚⑶控制引脚

控制引脚用来产生和接收外部器件的各种控制信号，引脚功能见附录1。

2.1.2C54X主要特性和外部引脚⑷地址和数据引脚

C5402芯片共有20个地址引脚和16个数据引脚。地址引脚用来寻址外部程序空间、外部数据空间和片外I/O空间。A19~A0：可寻址1M的外部程序空间，64K外部数据空间，64K片外I/O空间

数据引脚：用于在处理器、外部数据存储器、程序存储器和I/O器件之间进行16位数据并行传输。D15~D0：组成16位外部数据总线。在下列情况下，D15~D0将呈现高阻状态。2.1.2C54X主要特性和外部引脚⑸串行口引脚

C5402器件有两个McBSP串行口，共有12个外部引脚。2.1.2C54X主要特性和外部引脚⑹主机接口HPI引脚

C5402的HPI接口是一个8位并行口，用来与主设备或主处理器接口，实现DSP与主设备或主处理器间的通信。

：8位双向并行数据线；

：片选信号，作为HPI的使能端；

：地址选通信号；

、

：数据选通信号，由主机控制HPI数据传输；HBIL：字节识别信号，用来判断主机送来的数据是第1字节还是第2字节。2.1.2C54X主要特性和外部引脚HCNTL0、HCNTL1：主机控制信号。用于主机选择所要寻址的寄存器；HR/

：主机对HPI口的读/写信号；

HRDY

：HPI数据准备好信号；/TOUT1：HPI向主机请求的中断信号；

HPIENA：HPI模块选择信号。⑺通用I/O引脚

C5402芯片都有2个通用的I/O引脚，分别为：XF：外部标志输出信号，用来给外部设备发送信号。通过编程设置，控制外设工作。2.1.2C54X主要特性和外部引脚

：控制分支转移输入信号，用来监测外设的工作状态。⑻测试引脚

C5402芯片具有符合IEEE1149.1标准的在片仿真接口。2.1.3C54X的内部总线结构TMS320C54X的结构是以8组16位总线为核心，形成了支持高速指令执行的硬件基础。1．程序总线PB

主要用来传送取自程序存储器的指令代码和立即操作数。PB总线既可以将程序空间的操作数据(如系数表)送至数据空间的目标地址中，以实现数据移动，也可以将程序空间的操作数据传送乘法器和加法器中，以便执行乘法-累加操作。2.1.3C54X的内部总线结构2．数据总线CB、DB和EB3条数据总线分别与不同功能内部单元相连接。如：CPU、程序地址产生逻辑PAGEN、数据地址产生逻辑

DAGEN、片内外设和数据存储器等。CB和DB用来传送从数据存储器读出的数据；EB用来传送写入存储器的数据。3．地址总线PAB、CAB、DAB和EAB2.1.3C54X的内部总线结构2.2C54X的中央处理器CPUCPU是DSP器件的核心部件，它的性能直接关系到DSP器件的性能。C54X的CPU采用了流水线指令执行结构和相应的并行结构设计，使其能在一个指令周期内，高速地完成多项算术运算。CPU包括下列基本部件：

①40位算术逻辑运算单元ALU；

②2个40位的累加器A和B；

③支持-16~31位移位范围的桶形移位寄存器；

④能完成乘法-加法运算的乘法累加器MAC；

⑤16位暂存寄存器T；

2.2C54X的中央处理器CPU

⑥比较、选择、存储单元CSSU；

⑦指数译码器；

⑧CPU状态和控制寄存器。C54X使用40位的算术逻辑运算单元和2个40位累加器，可完成宽范围的算术、逻辑运算。C54X的大多数算术逻辑运算指令都是单周期指令，其运算结果通常自动送入目的累加器A或B。但在执行存储器到存储器的算术逻辑运算指令时，其运算结果则存入指令指定的目的存储器。2.2.1算术逻辑运算单元ALU2.2.1算术逻辑运算单元ALU1．ALU的输入和输出根据输入源的不同，ALU采用不同的输入方式。(1)ALU的X输入源

①来自桶形移位寄存器输出的操作数；

②

来自数据总线DB中的操作数。(2)ALU的Y输入源

①来自累加器A中的数据；

②来自累加器B中的数据；

③来自数据总线CB中的操作数；

④来自T寄存器中的操作数。2.2.1算术逻辑运算单元ALU(3)ALU输入数据的预处理当16位数据存储器操作数通过数据总线DB或CB输入时，ALU将采用两种方式对操作数进行预处理。

①若数据存储器的16位操作数在低16位时，则

■当SXM=0时，高24位

(39~16位

)用0填充；

■当SXM=1时，高24位

(39~16位

)扩展为符号位。②若数据存储器的16位操作数在高16位时，则

■当SXM=0时，39~32位和15~0位用0填充；

■当SXM=1时，39~32位扩展为符号位，15~0位置0。2.2.1算术逻辑运算单元ALU(4)ALU的输出ALU的输出为40位运算结果，通常被送至累加器A或B。2．溢出处理

ALU的饱和逻辑可以对运算结果进行溢出处理。当发生溢出时，将运算结果调整为最大正数（正向溢出）或最小负数（负向溢出）。

当运算结果发生溢出时：①若OVM=0，则对ALU的运算结果不作任何调整，直接送入累加器；2.2.1算术逻辑运算单元ALU②若OVM=1，则对ALU的运行结果进行调整。■当正向溢出时，将32位最大正数007FFFFFFFH装入累加器；

■当负向溢出时，将32位最小负数FF80000000H装入累加器。③状态寄存器ST0中与目标累加器相关的溢出标志OVA或OVB被置1。3．进位位CALU有一个与运算结果有关的进位位C，位于ST0的11位。进位位C受大多数ALU操作指令的影响，包括算术操作、循环操作和移位操作。2.2.1算术逻辑运算单元ALU①用来指明是否有进位发生；②用来支持扩展精度的算术运算；③可作为分支、调用、返回和条件操作的执行条件。注意：①进位位C不受装载累加器操作、逻辑操作、非算术运算和控制指令的影响；

②可通过寄存器操作指令RSBX和SSBX对其进行置位和复位。4．双16位算术运算

若要将ST1中的C16置位，则ALU进行双16位算术运算，即在一个机器周期内完成两个16位数的算术运算，进行两次16位加法或两次16位减法运算。2.2.1算术逻辑运算单元ALU5.其他控制位

除SXM、OVM、C、C16、OVA、OVB外，ALU还有两个控制位。

■TC——测试/控制标志，位于ST0的12位；

■ZA/ZB——累加器结果为0标志位。2.2.2累加器A和BC54X芯片有两个独立的40位累加器A和B，可以作为ALU或MAC的目标寄存器，存放运算结果，也可以作为ALU或MAC的一个输入。在执行并行指令（LD||MAC）和一些特殊指令（MIN和MAX）时，两个累加器中的一个用于装载数据，而另一个用于完成运算。1.累加器结构2.2.2累加器A和B2.带移位的累加器存储操作先将累加器内容移位，再将高16位存入存储器。■右移存储：AG(BG)右移AH(BH)，AH(BH)存入存储器；■左移存儲：AL(BL)左移AH(BH)，AH(BH)存入存储器。注意:①移位操作是在存储累加器内容的过程中同时完成的；

②移位操作是在移位寄存器中完成的，累加器的内容保持不变。2.2.3桶形移位寄存器TMS320C54X的40位桶形移位寄存器主要用于累加器或数据区操作数的定标。它能将输入数据进行0~31位的左移和0~16位的右移。所移动的位数可由ST1中的ASM或被指定的暂存器T决定。其工作原理见图2.6。2.2.3桶形移位寄存器2.2.3桶形移位寄存器1.组成框图①多路选择器MUX用来选择输入数据。②符号控制SC用于对输入数据进行符号位扩展。③移位寄存器

用来对输入的数据进行定标和移位。④

写选择电路用来选择最高有效字和最低有效字。2.2.3桶形移位寄存器2．桶形移位寄存器的输入

通过多路选择器MUX来选择输入信号。①

取自DB数据总线的16位输入数据；②

取自DB和CB扩展数据总线的32位输入数据；③来自累加器A或B的40位输入数据。3．桶形移位寄存器的输出

①

输出至ALU的一个输入端；②经写MSW/LSW选择电路输出至EB总线。2.2.3桶形移位寄存器4．桶形移位寄存器的功能

主要用于格式化操作，为输入的数据定标。①在进行ALU运算之前，对输入数据进行数据定标；

②对累加器进行算术或逻辑移位；

③对累加器进行归一化处理；④在累加器的内容存入数据存储器之前，对存储数据进行定标。5．桶形移位寄存器的操作(1)控制操作数的符号位扩展根据SXM位控制操作数进行符号位的扩展。若操作数为有符号数，则2.2.3桶形移位寄存器■当SXM=1时，完成符号位扩展；■当SXM=0时，禁止符号位扩展。若操作数为无符号数，则不考虑SXM位，不执行符号位的扩展。如：LDU、ADDS和SUBS指令，操作数为无符号数，不进行符号位扩展。(2)控制操作数的移位

根据指令中的移位数，控制操作数进行移位操作。移位数用二进制补码表示，正值时完成左移，负值时完成右移。移位数的形式：2.2.3桶形移位寄存器①5位立即数，取值范围：-16~15；

②

ST1中的ASM位，取值范围：-16~15；

③暂存器T中的低6位数值，取值范围：-16~31。这种移位操作能使CPU完成数据的定标、位提取、扩展算术和溢出保护等操作。【例2.4.2】对累加器A执行不同的移位操作。ADDA，

-4，B；A右移4位后加到B中ADDA，

ASM，B；A按ASM移位后加到B中NORMA；按T的数值对A进行归一化2.2.3桶形移位寄存器桶形移位寄存器和指数译码器可以将累加器中的数值在一个周期内进行归一化处理。例如，40位累加器A中的定点数为FFFFFFF001。

①先用EXP

A指令，求得它的指数为13H，存放在T寄存器中。②然后再执行NORM

A指令，可在单个周期内将原来的定点数分成尾数FF80080000和指数13H两个部分。(3)控制操作数完成带测试位的移位根据ROLTC指令，控制操作数完成带测试位的循环左移。(4)完成MSW和LSW的写选择MSW/LSW单元根据CSSU信号，选择移位后的信号锁存，并输出至EB总线。2.2.4乘法-累加单元MACC54X的乘法-累加单元MAC是由乘法器、加法器、符号控制、小数控制、零检测器、舍入器、饱和逻辑和暂存器几部分组成。MAC单元具有强大的乘法-累加运算功能，可在一个流水线周期内完成1次乘法运算和1次加法运算。在数字滤波（FIR和IIR滤波）以及自相关等运算中，使用乘法-累加运算指令可以大大提高系统的运算速度1.乘法器MAC单元包含一个1717位硬件乘法器，可完成有符号数和无符号数的乘法运算。其工作原理见图2.7。2.2.4乘法-累加单元MAC2.2.4乘法-累加单元MAC（1）乘法器的输入XM输入：①

取自数据总线DB的数据存储器操作数；

②

来自暂存器T的操作数；

③

来自累加器A的32~16位操作数。YM输入：①

来自数据总线DB的数据存储器操作数；

②

来自数据总线CB的数据存储器操作数；

③

来自程序总线PB的程序存储器操作数；

④

来自累加器A的32~16位操作数。2.2.4乘法-累加单元MAC（2）乘法器的输出

乘法器的输出经小数控制电路接至加法器的XA输入端。（3）乘法器的操作

MAC单元的乘法器能进行有符号数、无符号数以及有符号数与无符号数的乘法运算。根据操作数的不同情况需进行以下处理：■若是两个有符号数相乘，则在进行乘法运算之前，先对两个16位乘数进行符号位扩展，形成17位有符号数后再进行相乘。2.2.4乘法-累加单元MAC扩展的方法：在每个乘数的最高位前增加一个符号位，其值由乘数的最高位决定，即正数为0，负数为1。

■若是有符号数与无符号数相乘，则有符号数在最高位前添加1个符号位，其值由最高位决定，而无符号数在最高位前面添加“0”，然后两个操作数相乘。由于乘法器在进行两个16位二进制补码相乘时会产生两个符号位，为提高运算精度，在状态寄存器ST1中设置了小数方式控制位FRCT。当FRCT=1时，乘法结果左移一位，消去多余的符号位，相应的定标值加1。

2.2.4乘法-累加单元MAC2.专用加法器在MAC单元中，专用加法器用来完成乘积项的累加运算。（1）加法器的输入

XA输入：来自乘法器的输出。YA输入：①

来自累加器A的操作数；

②来自累加器B的操作数。（2）加法器的输出

输出经零检测器、舍入器和溢出/饱和逻辑电路后，将产生的状态标志送入状态寄存器，并将运算结果送入累加器A或B。

2.2.5比较、选择和存储单元CSSUC54X的比较、选择和存储单元（CSSU）是一个特殊用途的硬件电路，专门用来完成Viterbi算法中的加法/比较/选择（ACS）操作。2.2.5比较、选择和存储单元CSSUCSSU单元主要完成累加器的高阶位与低阶位之间最大值的比较，即选择累加器中较大的字，并存储在数据存储器中。工作过程：①

比较电路COMP将累加器A或B的高阶位与低阶位进行比较；②

比较结果分别送入TRN和TC中，记录比较结果以便程序调试；③比较结果输出至写选择电路，选择较大的数据；④

将选择的数据通过总线EB存入指定的存储单元。2.2.5比较、选择和存储单元CSSU例如，CMPS指令可以对累加器的高阶位和低阶位进行比较，并选择较大的数存放在指令所指定的存储单元中。指令格式：CMPSA，*AR1功能：对累加器A的高16位字（AH）和低16位字（AL）进行比较，

■若AH>AL，则AH→*AR1，TRN左移1位，0→TRN(0)，0→TC；

■若AH<AL，则AL→*AR1，TRN左移1位，1→TRN(0)，1→TC。2.2.6指数编码器EXP指数编码器是一个用于支持指数运算指令的专用硬件，可以在单周期内执行EXP指令，求累加器中数的指数值。功能：求累加器中数据的指数值，指数值=冗余符号位-8。2.2.7CPU状态和控制寄存器C54X提供三个16位寄存器来作为CPU状态和控制寄存器，它们分别为：

状态寄存器0（ST0）；状态寄存器1（ST1）；工作方式状态寄存器（PMST）

ST0和ST1主要包含各种工作条件和工作方式的状态；PMST包含存储器的设置状态和其他控制信息。这些寄存器都是存储器映像寄存器，可以很方便地对它们进行如下数据操作：■将它们快速地存放到数据存储器；■由数据存储器对它们进行加载；■用子程序或中断服务程序保存和恢复处理器的状态。2.2.7CPU状态和控制寄存器1．状态寄存器0（ST0）主要反映处理器的寻址要求和计算机的运行状态。ST0的结构：ARP：辅助寄存器指针。用来选择使用单操作数间接寻址时的辅助寄存器AR0~AR7。TC：测试/控制标志。用来保存ALU测试操作的结果。C：进位标志位。用来保存ALU加减运算时所产生的进/借位。2.2.7CPU状态和控制寄存器OVA/B：累加器A/B的溢出标志。用来反映A/B是否产生溢出DP：数据存储器页指针。用来与指令中提供的7位地址结合形成1个16位数据存储器的地址2．状态寄存器1(ST1)2.2.7CPU状态和控制寄存器BRAF：块重复操作标志位。

用来指示当前是否在执行块重复操作。

BRAF=0表示当前不进行重复块操作；BRAF=1表示当前正在进行块重复操作。CPL：直接寻址编辑方式标志位；

用来指示直接寻址选用何种指针。

CPL=0选用数据页指针DP的直接寻址；CPL=1选用堆栈指针SP的直接寻址。2.2.7CPU状态和控制寄存器XF：外部XF引脚状态控制位。

用来控制XF通用外部输出引脚的状态。

执行SSBXXF=1XF通用输出引脚为1；

执行RSBXXF=0XF通用输出引脚为0。HM：保持方式位；响应HOLD信号时，指示CPU是否继续执行内部操作。HM=0CPU从内部程序存储器取指，继续执行内部操作。

HM=1CPU停止内部操作。2.2.7CPU状态和控制寄存器INTM：中断方式控制位；

用于屏蔽或开放所有可屏蔽中断。

INTN=0开放全部可屏蔽中断；INTN=1禁止所有可屏蔽中断。

0：保留位，未被使用，总是读为0。

OVM：溢出方式控制位；用来确定累加器溢出时，对累加器的加载方式。OVM=0将运算的溢出结果直接加载到累加器中；OVM=1当正溢出时，将007FFFFFFFH加载累加器；

当负溢出时，将FF80000000H加载累加器。

2.2.7CPU状态和控制寄存器SXM：符号位扩展方式控制位；用来确定数据在运算之前是否需要符号位扩展。SXM=0数据进入ALU之前禁止符号位扩展；

SXM=1数据进入ALU之前进行符号位扩展。FRCT：小数方式控制位；

用来确定乘法器的运算方式。FRCT=1乘法器的输出左移一位，消除多余的符号位。

C16：双16位/双精度算术运算方式控制位；

用来决定ALU的算术运算方式。C16=0ALU工作在双精度算术运算方式；

C16=1ALU工作在双16位算术运算方式。2.2.7CPU状态和控制寄存器CMPT：间接寻址辅助寄存器修正方式控制位；用来决定ARP是否进行修正。CMPT=0在进行间接寻址单操作数时，不修正ARP；CMPT=1在进行间接寻址单操作数时，修正ARP。ASM：累加器移位方式控制位。为某些具有移位操作的指令设定一个从-16~15范围内的移位值。2.2.7CPU状态和控制寄存器3．工作方式状态寄存器PMST主要设定和控制处理器的工作方式和存储器的配置，反映处理器的工作状态。2.2.7CPU状态和控制寄存器IPTR：用来指示中断向量所驻留的128K字程序存储器的位置；MP/MC：用来确定是否允许使用片内程序存储器ROMOVLY：用来决定片内双寻址数据RAM是否映射到程序空间。

AVIS：用来决定是否可以从器件地址引脚线看到内部程序空间地址线；DROM：用来决定片内ROM是否可以映射到数据存储空间；CLKOFF：用来决定时钟输出引脚CLKOUT是否有信号输出；SMUL：用来决定乘法结果是否需要进行饱和处理；

SST：用来决定累加器中的数据在存储到存储器之前，是否需要饱和处理。2.2.7CPU状态和控制寄存器2.3C54X的存储空间结构C54X共有192K字的存储空间，分成3个相互独立可选择的存储空间：①程序存储空间：用来存放要执行的指令和指令执行中所需要的系数表(数学用表)；②数据存储空间：用来存放执行指令所需要的数据；③I/O存储空间：用来提供与外部存储器映射的接口，可以作为外部数据存储空间使用。存储器分类按使用功能:■程序空间■数据空间按访问形式:■ROM■RAM在芯片中有两类RAM：双寻址RAM(DARAM)和单寻址RAM(SARAM)，分别也可称为双口RAM和单口RAM。所有C54X芯片都含有片内RAM和ROM。2.3C54X的存储空间结构2.3C54X的存储空间结构片内存储器的优点■不需要插入等待状态；■与外部存储器相比，成本低；■比外部存储器功耗小。

2.3C54X的存储空间结构表2-2C54X片内存储器资源配置DSP存储器C541C542C543C545C546C548C549C5402C5410C5416C5420ROM程序程序/数据DARAMSARAM28K20K8K5K02K2K010K02K2k010K048K32K16K6K048K32K16K6K02K2K08K24K16K16K08K24K4K4K4K16K016K16K08K56K16K16K064K64K00032K168K2.3C54X的存储空间结构2.3.1存储空间结构

C54X所有内部和外部程序存储器及内部和外部数据存储器分别统一编址。内部RAM总是映射到数据存储空间，但也可映射到程序存储空间。ROM可以灵活地映射到程序存储空间，同时也可以部分地映射到数据存储空间。存储空间的任何一种存储器都可以驻留在片内或片外。2.3C54X的存储空间结构2.3C54X的存储空间结构2.3.2程序存储空间程序存储空间用来存放要执行的指令和执行中所需的系数表。C5402共有20条地址线，可寻址1M字的外部程序存储器。它的内部ROM和DARAM可通过软件映射到程序空间。当存储单元映射到程序空间时，CPU可自动地按程序存储器对它们进行寻址。如果程序地址生成器（PAGEN）产生的地址处于外部存储器，CPU可自动地对外部存储器寻址。2.3C54X的存储空间结构2.3C54X的存储空间结构图2.11微计算机模式MP/2.3C54X的存储空间结构图2.11微处理器模式MP/2.3C54X的存储空间结构⑵OVLY控制位用来决定程序存储空间是否使用内部RAM■当OVLY=0时，程序存储空间不使用内部RAM。

0000H~3FFFH全部定义为外部程序存储空间，此时内部RAM只作为数据存储器使用。■当OVLY=1时，程序存储空间使用内部RAM。内部RAM同时被映射到程序存储空间和数据存储空间。

0000H~007FH保留，程序无法占用；

0080H~3FFFH定义为内部DARAM。2.3C54X的存储空间结构2．程序存储空间的分页扩展在C54X系列芯片中，有些芯片采用分页扩展的方法，使程序存储空间可扩展到1M~8M。如：C5409和C5416可扩展到8M。C5402有20条外部程序地址总线，其程序空间只能扩展到1M。分页扩展技术的特点：①有20或23条外部程序地址线，可寻址1M或8M存储空间；②有1个额外的存储器映像寄存器—程序计数器扩展寄存器XPC；③有6条寻址扩展程序空间的指令，用于寻址扩展程序空间。2.3C54X的存储空间结构■当OVLY=0时，内部RAM不允许映射到程序空间，程序空间分成128页，每页64K。图2.13128页程序空间(OVLY=0)2.3C54X的存储空间结构2.3C54X的存储空间结构图2.14程序存储器(OVLY=1)2.3C54X的存储空间结构C5402共有20条外部程序地址总线，可寻址程序存储空间为1M。整个程序存储空间分成16页，每页共计64K字。2.3C54X的存储空间结构2.3.3数据存储空间用来存放执行指令所使用的数据，包括需要处理的数据或数据处理的中间结果。1．数据存储空间的配置C54X的数据存储空间由内部和外部存储器构成，共有64K字，采用内部和外部存储器统一编址。DROM=0：0000H~3FFFH——内部RAM；

4000H~FFFFH——外部存储器；DROM=1：0000H~3FFFH——内部RAM；

4000H~EFFFH——外部存储器；

F000H~FEFFH——片内ROM；

FF00H~FFFFH——保留。2.3C54X的存储空间结构表2-3C54X片内数据存储器容量器件ROMDARAMSARA